[发明专利]制备铜双大马士革结构的方法在审
申请号: | 201210099941.6 | 申请日: | 2012-04-06 |
公开(公告)号: | CN102610563A | 公开(公告)日: | 2012-07-25 |
发明(设计)人: | 胡红梅 | 申请(专利权)人: | 上海集成电路研发中心有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 郑玮 |
地址: | 201210 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种制备铜双大马士革结构的方法,包括,在半导体衬底上依次淀积第一介质层、第二介质层和无机抗反射层;涂布第一层光刻胶,并进行曝光和曝光后烘烤;涂布第二层光刻胶,并进行曝光和曝光后烘烤;进行显影工艺;经多步刻蚀工艺,形成双大马士革结构的通孔和沟槽;在所述通孔和沟槽内填充铜金属。所述方法通过相继两次涂胶曝光和一次显影工艺首先在第一层光刻胶和第二层光刻胶形成双大马士革结构的形貌,然后通过刻蚀工艺将第一层光刻胶和第二层光刻胶中的双大马士革结构的形貌向下传递至下层结构中,从而省去了现有技术中双大马士革工艺的通孔填充步骤,使工艺流程得以简化,同时避开了因通孔填充不良所导致的一系列问题。 | ||
搜索关键词: | 制备 大马士革 结构 方法 | ||
【主权项】:
一种制备铜双大马士革结构的方法,包括:提供半导体衬底,在所述半导体衬底上依次淀积第一介质层、第二介质层和无机抗反射层;在所述无机抗反射层上涂布第一层光刻胶,并进行曝光和曝光后烘烤;在所述第一层光刻胶上涂布第二层光刻胶,并进行曝光和曝光后烘烤;进行显影工艺,以在所述第一层光刻胶中形成第一光刻胶图形,在所述第二层光刻胶中形成第二光刻胶图形;经多步刻蚀工艺,以分别在所述第一介质层和第二介质层中形成双大马士革结构的通孔和沟槽;在所述通孔和沟槽内填充铜金属,完成铜双大马士革结构的制备工艺。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海集成电路研发中心有限公司,未经上海集成电路研发中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210099941.6/,转载请声明来源钻瓜专利网。
- 上一篇:大面积制作纳米氮化镓图形衬底的方法
- 下一篇:一种受限空间作业实训装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造