[发明专利]制备铜双大马士革结构的方法

说明书

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种制备铜双大马士革结构的方法。

背景技术

随着集成电路制造技术的不断发展，半导体芯片的特征尺寸不断缩小；同时，随着芯片内的晶体管数不断增加，功能越来越强，芯片的金属连线在越来越细的同时，层次越来越多。这就使得由连线电阻和连线间介质层电容产生的电阻-电容(RC)延迟对芯片速度的影响越来越大，甚至超过了决定晶体管本身速度的栅延迟。因此设法减少连线电阻及降低连线间电容，已成为进一步提高芯片速度的关键。

为了解决电阻-电容延迟(RC delay)的问题，业内采取的措施是：(1)使用符合IC工艺的低介电材料(介电常数小于3.0)，使多重金属内连线之间的介质层的介电常数比硅更低，从而降低寄生电容；(2)采用铜取代铝作为半导体元件中互连线的导电材料，降低电阻；与铝相比，铜的电阻系数小，熔点高，抗电致迁移能力强，且能承载更高的电流密度，并且由于铜可以做得更细，因此采用铜制程还可以降低电容和功耗，同时可以提高元件的封装密度。

由于铜难以被刻蚀，因此传统上用于形成铝金属布线的刻蚀技术对于铜来说是不适用的。为此，一种新的被称为双大马士革(Dual Damascene)结构的布线方式被开发出来。所谓双大马士革结构工艺是指：先在介质层中开出互连沟槽和通孔，然后通过电镀或化学镀铜在互连沟槽和通孔中淀积铜，再利用化学机械抛光(CMP)将过填的铜磨去。

通常制作双大马士革结构的方法是采用全通孔优先法(Full Via First)，该工艺在沟槽曝光时与通孔的套刻问题不敏感，因此工艺窗口较大。但通孔蚀刻之后会有一步通孔填充工艺，不良的通孔填充如空隙，密集和孤立图形结构之间的膜厚差会对电路的电性能和后续工艺等产生不良影响。

发明内容

本发明的目的在于提供一种制备铜双大马士革结构的方法，以解决现有双大马士革工艺在通孔填充工艺所面临的问题。

为解决上述技术问题，本发明提供一种制备铜双大马士革结构的方法，包括以下步骤：

提供半导体衬底，在所述半导体衬底上依次淀积第一介质层、第二介质层和无机抗反射层；

在所述无机抗反射层上涂布第一层光刻胶，并进行曝光和曝光后烘烤；

在所述第一层光刻胶上涂布第二层光刻胶，并进行曝光和曝光后烘烤；

进行显影工艺，以在所述第一层光刻胶中形成第一光刻胶图形，在所述第二层光刻胶中形成第二光刻胶图形；

经多步刻蚀工艺，以分别在所述第一介质层和第二介质层中形成双大马士革结构的通孔和沟槽；

在所述通孔和沟槽内填充铜金属，完成铜双大马士革结构的制备工艺。

进一步的，在所述第一层光刻胶上涂布第二层光刻胶之后，所述第一层光刻胶不溶解于所述第二层光刻胶。

进一步的，所述第一层光刻胶和第二层光刻胶的材料为248nm化学光放大光刻胶或193nm化学光放大光刻胶。

进一步的，所述半导体衬底上设置有底层对准标记。

进一步的，对所述第一层光刻胶和所述第二层光刻胶进行曝光的步骤中，均与所述底层对准标记进行对准。

进一步的，在进行显影工艺中，采用相同的显影液对所述第一层光刻胶和第二层光刻胶进行显影。

进一步的，所述第一光刻胶图形用于定义所述双大马士革结构的通孔，所述第二光刻胶图形用于定义所述双大马士革结构的沟槽。

进一步的，所述的显影工艺包括显影和显影后坚膜。

进一步的，在所述通孔和沟槽内填充铜金属的步骤包括：在所述通孔和沟槽的底部和侧壁处生长金属阻挡层和粘附层；在所述通孔和沟槽内形成铜金属互连材料；以及利用化学机械抛光工艺去除所述第二介质层上的铜金属互连材料，留下所述通孔和沟槽内的铜金属；

进一步的，通过物理气相沉积工艺和电化学镀工艺在所述通孔和沟槽内形成铜金属互连材料。

进一步的，所述第一介质层和第二介质层为低介电常数材料。

进一步的，所述第一介质层和第二介质层材料为氟硅玻璃(FSG)或黑钻(BD)。

进一步的，所述无机抗反射层为氮氧化硅。

进一步的，在所述形成第一介质层之前还形成有第一刻蚀终止层，在形成所述第一介质层之后、形成所述第二介质层之前还形成有第二刻蚀终止层。

进一步的，所述第一刻蚀终止层和第二刻蚀终止层的材料为氮化硅或碳化硅。

进一步的，所述刻蚀工艺采用反应离子刻蚀法。