[发明专利]提高共源运算放大器频率特性的MOS器件制造方法无效
申请号: | 201210081228.9 | 申请日: | 2012-03-23 |
公开(公告)号: | CN102610527A | 公开(公告)日: | 2012-07-25 |
发明(设计)人: | 俞柳江 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/3105;H01L21/311 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 陆花 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种提高共源运算放大器频率特性的MOS器件制造方法,通过利用中性离子对侧墙层进行离子注入,离子注入方向与垂直于所述衬底方向成一夹角且向源极方向倾斜,在共源极运算放大器的MOS器件的源漏端形成不同形貌的侧墙,使得刻蚀后漏极的侧墙宽度增大,而源极的侧墙宽度减小,在接下来的源漏重掺杂注入和退火工艺后,漏极的掺杂离子与器件沟道距离被拉远,源极的掺杂离子与器件沟道的距离被拉近,在保持器件性能不变的情况下,减小了漏极的寄生交叠电容,从而提高了共源极运算放大器的频率响应特性。 | ||
搜索关键词: | 提高 运算放大器 频率特性 mos 器件 制造 方法 | ||
【主权项】:
一种提高共源运算放大器频率特性的MOS器件制造方法,其特征在于,包括:在衬底上形成栅极结构,所述衬底包括源极结构和漏极结构;以所述栅极结构为掩膜,在栅极结构两侧的衬底内进行轻掺杂,形成源极延伸区和漏极延伸区;在所述衬底上形成侧墙沉积层;采用中性离子对所述侧墙沉积层进行离子注入,所述离子注入方向与垂直于所述衬底方向成一夹角且向源极方向倾斜;对所述侧墙沉积层进行刻蚀,以在所述源极区域上方形成源极侧墙,在所述漏极区域上方形成漏极侧墙,所述源极侧墙的截面宽度小于所述漏极侧墙的截面宽度;进行源漏重掺杂以及退火工艺,形成源极重掺杂区和漏极重掺杂区,所述漏极重掺杂区和源极重掺杂区为非对称结构,所述源极重掺杂区比漏极重掺杂区更靠近沟道。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210081228.9/,转载请声明来源钻瓜专利网。
- 上一篇:图像形成装置
- 下一篇:用于光纤与光学元件对准的基材与夹持器及相关方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造