[发明专利]SiGe-HBT晶体管及其制备方法有效
申请号: | 201210062609.2 | 申请日: | 2012-03-09 |
公开(公告)号: | CN102569069A | 公开(公告)日: | 2012-07-11 |
发明(设计)人: | 陈静;余涛;罗杰馨;伍青青;柴展 | 申请(专利权)人: | 中国科学院上海微系统与信息技术研究所 |
主分类号: | H01L21/331 | 分类号: | H01L21/331;H01L29/737;H01L29/06 |
代理公司: | 上海光华专利事务所 31219 | 代理人: | 李仪萍 |
地址: | 200050 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种SiGe-HBT晶体管及其制备方法,属于微电子与固体电子领域。该SiGe异质结双晶体管的制备方法通过采用离子注入技术,在集电区与空间电荷区重叠区域中形成掺杂浓度相等的P+层与N+层组成的叠层,所述P+层或N+层的掺杂浓度值呈高斯分布,且其浓度值小于基区的掺杂浓度值,大于集电区的掺杂浓度值。本发明的方案不仅可以改变局部势垒区电场值大小,还可以改变势垒区电场的分布情况,在保证不牺牲渡越时间、截止频率以及最大振荡频率的情况下,提高基极-集电极击穿电压,或者在保证击穿电压不恶化的情况下,增加集电区掺杂浓度,提高空间电荷区渡越时间和截止频率。 | ||
搜索关键词: | sige hbt 晶体管 及其 制备 方法 | ||
【主权项】:
一种SiGe‑HBT晶体管的制备方法,其特征在于,包括:提供一半导体衬底,在该衬底上制备出次集电区,并在所述次集电区上形成藉由浅槽隔离区隔离出的集电区;依据预设的集电区和基区的掺杂浓度确定出空间电荷区的宽度及其在所述集电区中的位置;利用离子注入技术在所述的集电区和空间电荷区重叠区域中形成掺杂浓度相等的P+层与N+层组成的叠层;在所述集电区上制备包括本征SiGe层、基区P‑SiGe:C层、以及重掺杂的P+多晶硅外基区层的基区,以在所述集电区和基区的接触界面形成一集电极‑基极结空间电荷区,且在所述P+多晶硅外基区层上制备出发射极盖帽层和发射区;分别在所述的基区、发射区、次集电区分别上制备出基极接触、发射极接触、集电极接触。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所,未经中国科学院上海微系统与信息技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210062609.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造