[发明专利]具有嵌埋的低介电系数金属化的半导体器件有效

专利信息
申请号: 201210033914.9 申请日: 2012-02-15
公开(公告)号: CN102646639A 公开(公告)日: 2012-08-22
发明(设计)人: P·巴尔斯;T·施勒塞尔 申请(专利权)人: 格罗方德半导体公司
主分类号: H01L21/8242 分类号: H01L21/8242;H01L21/768;H01L27/108;H01L23/522
代理公司: 北京戈程知识产权代理有限公司 11314 代理人: 程伟;王锦阳
地址: 英属开*** 国省代码: 开曼群岛;KY
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种具有嵌埋的低介电系数金属化的半导体器件,以及揭露一种方法包含形成耦接至半导体器件的逻辑区域中的复数个逻辑器件的复数个铜金属化层,以及,在形成该复数个铜金属化层后,在该半导体器件的内存数组中形成复数个电容器。该电容器是使用非低介电系数介电材料加以形成,而该铜金属化层是形成在低介电系数介电材料(介电系数值小于3)层中。也揭露一种半导体器件包含复数个逻辑器件、包含复数个电容器的内存数组、耦接至该复数个电容器的导电接点板、以及耦接至该逻辑器件的复数个铜金属化层,其中,该复数个铜金属化层系位于低于该接点板的底表面的高度之高度处。除了低介电系数介电材料以外的材料是位于该内存数组中的该复数个电容器之间。
搜索关键词: 具有 低介电 系数 金属化 半导体器件
【主权项】:
一种方法,包含:在半导体器件的逻辑区域及内存数组内形成复数个低介电系数介电层;在该复数个低介电系数介电层上方形成蚀刻停止层;在该半导体器件的该逻辑区域中形成导电地耦接至复数个逻辑器件的复数个铜金属化层,其中,该铜金属化层是位于该低介电系数介电层;以及在形成该复数个铜金属化层后,在该半导体器件的内存数组中形成复数个电容器,其中,形成该复数个电容器包含:在该内存数组上方的该区域中的该蚀刻停止层中形成复数个开口;以及在该蚀刻停止层中经由该开口实施至少一个蚀刻制程,以从该内存数组内移除该低介电系数介电层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司,未经格罗方德半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210033914.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top