[发明专利]一种半导体结构及其制造方法

摘要

本发明提供了一种半导体结构，包括衬底、栅堆叠、基底区以及源/漏区，其中，所述栅堆叠位于所述基底区之上，所述源/漏区位于所述基底区内，所述基底区位于所述衬底之上；在所述基底区和所述衬底之间存在支撑隔离结构，其中，部分所述支撑隔离结构与所述衬底相连接；在所述基底区和所述衬底之间存在空腔，其中，所述空腔由所述基底区、衬底以及支撑隔离结构构成；在所述栅堆叠、基底区和支撑隔离结构的两侧存在应力材料层。相应地，本发明还提供了一种半导体结构的制造方法。本发明利于抑制短沟道效应，减小寄生电容和漏电流，增强源/漏区的陡直性，以及向沟道提供良好的应力效果。

主权项

一种半导体结构的制造方法，该方法包括以下步骤：a)提供衬底(130)，在该衬底(130)之上形成第一半导体层(110)，在该第一半导体层(110)之上形成第二半导体层(101)，在该第二半导体层(101)之上形成栅堆叠；b)去除位于所述栅堆叠两侧的所述第二半导体层(101)，形成第一器件堆叠；c)在第一器件堆叠的两侧形成侧墙(260)，并去除位于所述第一器件堆叠两侧的部分所述第一半导体层(110)，保留一定厚度的第一半导体层(110)；d)在所述第一器件堆叠的宽度方向上的部分区域中，去除位于所述第一器件堆叠两侧的所述第一半导体层(110)，以暴露所述衬底(130)；e)在所述第一器件堆叠的宽度方向上的所述部分区域中，在侧墙(260)以及第一器件堆叠的两侧边缘下方形成连接衬底的支撑隔离结构(123)；f)去除剩余的所述第一半导体层(110)，在所述第一器件堆叠下方形成空腔(112)；g)去除侧墙(260)，并在所述第一器件堆叠的两侧填充应力材料，形成应力材料层(113)。