[发明专利]一种半导体结构及其制造方法

权利要求书

1.一种半导体结构的制造方法，该方法包括以下步骤：

a)提供衬底(130)，在该衬底(130)之上形成第一半导体层(110)，在该第一半导体层(110)之上形成第二半导体层(101)，在该第二半导体层(101)之上形成栅堆叠；

b)去除位于所述栅堆叠两侧的所述第二半导体层(101)，形成第一器件堆叠；

c)在第一器件堆叠的两侧形成侧墙(260)，并去除位于所述第一器件堆叠两侧的部分所述第一半导体层(110)，保留一定厚度的第一半导体层(110)；

d)在所述第一器件堆叠的宽度方向上的部分区域中，去除位于所述第一器件堆叠两侧的所述第一半导体层(110)，以暴露所述衬底(130)；

e)在所述第一器件堆叠的宽度方向上的所述部分区域中，在侧墙(260)以及第一器件堆叠的两侧边缘下方形成连接衬底的支撑隔离结构(123)；

f)去除剩余的所述第一半导体层(110)，在所述第一器件堆叠下方形成空腔(112)；

g)去除侧墙(260)，并在所述第一器件堆叠的两侧填充应力材料，形成应力材料层(113)。

2.根据权利要求1所述的方法，其中所述第一器件堆叠的宽度方向上的所述部分区域为所述第一器件堆叠的宽度方向上的两个末端区域。

3.根据权利要求1所述的制造方法，其中：

所述第一半导体层(110)的材料不同于所述衬底(130)和所述第二半导体层(101)的材料。

4.根据权利要求1至3中任一项所述的制造方法，其中，所述第二半导体层(101)的厚度范围为10nm-30nm。

5.根据权利要求1至3中任一项所述的制造方法，其中，所述步骤b)包括：

以所述栅堆叠为掩膜、以及以所述第一半导体层(101)为刻蚀停止层，对所述第二半导体层(110)进行刻蚀，在所述栅堆叠下方形成第一基底区(100)，该第一基底区(100)与所述栅堆叠构成第一器件堆叠。

6.根据权利要求5所述的制造方法，其中，所述步骤c)包括：

在所述第一器件堆叠的侧壁上形成停止层(250)、以及在该停止层(250)的侧壁上形成侧墙(260)；

以带有所述侧墙(260)的第一器件堆叠为掩膜，对位于所述侧墙(260)两侧的第一半导体层(110)进行刻蚀，去除部分所述第一半导体层(110)。

7.根据权利要求6所述的制造方法，其中，所述步骤d)包括：

在所述半导体结构上形成光刻掩模(300)，覆盖所述第一器件堆叠的宽度方向上的部分区域；

以所述光刻掩膜(300)和带有所述侧墙(260)的第一器件堆叠为掩膜，刻蚀第一半导体层(110)，直至暴露所述衬底(130)；以及

去除所述光刻掩膜(300)。

8.根据权利要求7所述的制造方法，其中，所述步骤e)包括：

对位于所述栅堆叠下方的第一半导体层(110)进行回刻蚀，其中，横向刻蚀深度大于所述侧墙(260)和停止层(250)的厚度之和；

通过外延生长在所述第一半导体层(110)的上表面和侧壁上形成第三半导体层；以及

利用各向异性的刻蚀方式去除位于所述第一半导体层(110)上表面上的第三半导体层，形成支撑隔离结构(123)。

9.根据权利要求1所述的制造方法，其中：

所述应力材料层(113)的上表面高于所述栅堆叠的底部或者与所述栅堆叠的底部齐平。

10.一种半导体结构，包括衬底(130)、栅堆叠、基底区(100)以及源/漏区(150)，其中，所述栅堆叠位于所述基底区(100)之上，所述源/漏区(150)位于所述基底区(100)内，所述基底区(100)位于所述衬底(130)之上，其特征在于：

在所述基底区(100)和所述衬底(130)之间存在支撑隔离结构(123)，其中，部分所述支撑隔离结构(123)与所述衬底(130)相连接；

在所述基底区(100)和所述衬底(130)之间存在空腔(112)，其中，所述空腔(112)由所述基底区(100)、衬底(130)以及支撑隔离结构(123)构成；以及

在所述栅堆叠、基底区(100)和支撑隔离结构(123)的两侧存在应力材料层(113)。