[发明专利]低源漏结电容的NMOS开关器件及其制造方法有效

专利信息
申请号: 201210013612.5 申请日: 2012-01-17
公开(公告)号: CN103208512B 公开(公告)日: 2016-11-16
发明(设计)人: 段文婷;刘冬华;钱文生;胡君;石晶 申请(专利权)人: 上海华虹宏力半导体制造有限公司
主分类号: H01L29/08 分类号: H01L29/08;H01L29/417;H01L29/78;H01L21/28;H01L21/336
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 丁纪铁
地址: 201203 上海市浦东*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种低源漏结电容的NMOS开关器件的结构,其包含有位于P型衬底上的浅槽隔离结构,隔离结构之间为源漏区及P阱。所述P阱位于源漏之间与源漏区侧面相接触;P阱上方是依次覆盖栅氧化层及多晶硅栅极;多晶硅源漏与多晶硅栅极上均覆盖有金属硅化物;接触孔穿越介质层与金属硅化物接触分别将栅、源、漏极引出。本发明还公开了所述低源漏结电容的NMOS开关器件的制造方法。本发明所述的NMOS器件改变了P阱注入区域,并使用多晶硅源漏工艺,有效降低了源漏结电容,提高了NMOS开关器件的开关速度。
搜索关键词: 低源漏结 电容 nmos 开关 器件 及其 制造 方法
【主权项】:
一种低源漏结电容的NMOS开关器件的制造方法,其特征在于:包含如下步骤:步骤1:利用浅槽隔离工艺,形成浅槽隔离结构,对NMOS进行源漏区以外的P阱注入;步骤2:分别生长栅氧化层和多晶硅栅极,最后生长氮化膜阻挡层和无定形硅阻挡层;步骤3:通过一道光刻,进行栅极干法刻蚀,多晶硅刻蚀完成后,形成栅极结构,并进行轻掺杂漏注入工艺;步骤4:生长氧化硅薄膜,然后进行干法刻蚀形成栅极的侧墙;步骤5:生长多晶硅源漏,覆盖整个器件表面;步骤6:通过一道光刻,定义NMOS器件区域的多晶硅源漏,用光刻胶挡住多晶硅栅极两侧多晶硅之外的区域;步骤7:进行多晶硅源漏和栅极上的无定形硅阻挡层的干法刻蚀,栅极的区域停在氮化膜阻挡层上,多晶硅栅极的两侧多晶硅由于厚度较厚,会自动保留下来,其余的区域由光刻胶定义保留或去除;步骤8:去除氮化膜阻挡层,然后进行源漏区注入,注入的杂质能量以不穿通多晶硅源漏为准,接着进行热处理扩散,在有源区硅中形成源漏区;步骤9:在多晶硅栅极和多晶硅源漏上形成金属硅化物,通过传统的接触孔工艺形成接触孔连接,形成金属线连接,最终器件形成。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210013612.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top