[发明专利]低源漏结电容的NMOS开关器件及其制造方法

说明书

技术领域

本发明涉及一种低源漏结电容的NMOS开关器件，其与半导体技术有关。

背景技术

在深亚微米半导体制造技术环境下，随着特征尺寸的逐渐减小，为减小沟道漏电流，衬底掺杂浓度就逐渐提高，同时，源漏尺寸变薄之后导致较高的源漏电阻，使源漏结电容增大，MOS管需要较长时间来聚集电荷，影响了开关速度。现有NMOS均为P阱包围源漏区结构，源漏区仅由有源区形成。如图1所示，位于两个浅槽隔离结构(STI)202之间的P阱201完全包围住源区203a及漏区203b，接触孔207穿越介质层210直接与源区203a及漏区203b做欧姆接触将电极引出。此种结构的NMOS器件其源漏结电容一般约为lfF/μm²。源漏结电容已经成为制约开关器件的速度和性能增长的重要障碍之一。而开关器件作为CMOS的重要应用，源漏结电容是衡量其性能的一个关键指标。尤其是在射频(RF)领域，更是需要一种拥有较低源漏结电容的高速开关器件。

同时，对于目前拥有8英寸生产线的IC制造公司来说，通过工艺改进及CMOS器件设计创新等措施来发掘现有设备的生产潜力，提高集成电路的集成度和提高器件的性能也变得尤为重要。

发明内容

本发明所要解决的技术问题是提供一种低源漏结电容的NMOS开关器件，此外，本发明还提供所述的低源漏结电容的NMOS开关器件的制造工艺方法。

为解决上述问题，本发明低源漏结电容的NMOS开关器件的器件结构，包含有位于P型硅衬底上的浅槽隔离结构，其中，P型硅衬底上还有P阱及源漏区，所述P阱位于源漏区之间且与两者侧面互相接触，栅氧化层位于P阱正上方，两者相接触；多晶硅栅极下方与栅氧化层接触，并且在多晶硅栅极上淀积有金属硅化物；多晶硅源漏位于源漏区上方并覆盖部分靠近有源区的浅槽隔离结构；多晶硅源漏上均覆盖有金属硅化物；三个接触孔穿越介质层并分别与多晶硅栅极及多晶硅源漏上的金属硅化物接触将栅极、源极、漏极引出。

所述的低源漏结电容的NMOS开关器件，其中，P阱位于栅极下方源漏之间并与源漏区侧面相接触，沟道长度大于0.4μm。

所述的低源漏结电容的NMOS开关器件，其中，多晶硅直接长在源漏区上并和源漏区接触，多晶硅源漏还覆盖靠近源漏区的部分浅槽隔离结构，多晶硅源漏的厚度在500埃至1500埃之间。

一种低源漏结电容的NMOS开关器件的制造方法，包含如下步骤：

步骤1：利用浅槽隔离工艺，形成浅槽隔离结构，对NMOS进行源漏区以外的P阱注入；

步骤2：分别生长栅氧化层和多晶硅栅极，最后生长阻挡层；阻挡层或者使用氮化膜，厚度在500至1200埃；或者氮化膜和无定形硅的复合膜，其中氮化膜厚度200至500埃，无定形硅厚度为200至500埃；或者氮化膜和氮氧化硅的复合膜，其中氮化膜厚度200至500埃，氮氧化硅厚度200至500埃；

步骤3：通过一道光刻，进行栅极干法刻蚀，多晶硅刻蚀完成后，形成栅极结构，并进行轻掺杂漏注入工艺，注入杂质为砷或磷，注入剂量为1×10¹³～1×10¹⁶原子每平方厘米，注入能量为20keV～150keV；

步骤4：生长氧化硅薄膜，然后进行干法刻蚀后形栅极的侧墙；复合膜中氮化膜厚度为100至300埃，氧化膜厚度为200至500埃；单氧化膜的厚度为500至1200埃；

步骤5：生长多晶硅源漏，覆盖整个器件表面；生长的多晶硅源漏厚度为1500至2000埃；若使用BiCMOS工艺则此层多晶硅共用NPN三极管中的发射极多晶硅生长；

步骤6：通过一道光刻，定义CMOS器件区域的多晶硅源漏，用光刻胶挡住多晶硅栅极两侧多晶硅之外的区域；

步骤7：进行多晶硅源漏和栅极上的非晶硅阻挡层的干法刻蚀，栅极的区域停在氮化膜阻挡层上，多晶硅栅极的两侧多晶硅由于厚度较厚，会自动保留下来，保留的厚度为500至1500埃。其余的区域由光刻胶定义保留或去除；

步骤8：去除氮化膜阻挡层，然后进行源漏区注入，注入的杂质能量以不穿通多晶硅源漏为准，接着进行热处理扩散，在有源区硅中形成较浅的源漏区，源漏区深度为500至1500埃之间。

步骤9：在多晶硅栅极和多晶硅源漏上形成金属硅化物，通过传统的接触孔工艺形成接触孔连接，形成金属线连接，最终器件形成。