[发明专利]基于阈值逻辑的SET/MOS混合结构乘法器单元有效
| 申请号： | 201210001147.3 | 申请日： | 2012-01-05 |
| 公开（公告）号： | CN102571071A | 公开（公告）日： | 2012-07-11 |
| 发明（设计）人： | 魏榕山;陈锦锋;陈寿昌;何明华 | 申请（专利权）人： | 福州大学 |
| 主分类号： | H03K19/094 | 分类号： | H03K19/094 |
| 代理公司： | 福州元创专利商标代理有限公司 35100 | 代理人： | 蔡学俊 |
| 地址： | 350002 福建省福州市铜*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及集成电路技术领域，特别是一种基于阈值逻辑的SET/MOS混合结构乘法器单元，包括第一、二、三、四信号源、四输入阈值逻辑门、五输入阈值逻辑门以及一反相器；其共消耗3个PMOS管,3个NMOS管和2个SET。HSPICE的仿真结果表明该电路能够有效地实现乘法器单元的逻辑功能,整个电路的平均功耗仅为12nW。与基于布尔逻辑的CMOS乘法器单元相比,管子数目大大减少,功耗显著降低,电路结构得到了进一步的简化,有利于节省芯片的面积,提高电路的集成度。 | ||
| 搜索关键词： | 基于 阈值 逻辑 set mos 混合结构 乘法器 单元 | ||
【主权项】：
一种基于阈值逻辑的SET/MOS混合结构乘法器单元，其特征在于：包括第一、二、三、四信号源、四输入阈值逻辑门、五输入阈值逻辑门以及一反相器；所述第一信号源与所述四输入阈值逻辑门的第一输入端、五输入阈值逻辑门的第一输入端连接；所述第二信号源与所述四输入阈值逻辑门的第二输入端、五输入阈值逻辑门的第二输入端连接；所述第三信号源与所述四输入阈值逻辑门的第三输入端、五输入阈值逻辑门的第三输入端连接； 所述第四信号源与所述四输入阈值逻辑门的第四输入端、五输入阈值逻辑门的第四输入端连接； 所述四输入阈值逻辑门的输出经所述反相器与所述五输入阈值逻辑门的第五端连接；所述四、五输入阈值逻辑门由SET/MOS混合电路构成，其阈值为1.5，其输出逻辑是根据输入的权重值计算出总输入值，并将总输入值与所述阈值进行比较，大于或等于所述阈值，则输出为1，否则输出为0。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福州大学，未经福州大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210001147.3/，转载请声明来源钻瓜专利网。
