[发明专利]包括掩码上的数学操作的SIMD整数加法有效
| 申请号: | 201180069754.7 | 申请日: | 2011-03-30 |
| 公开(公告)号: | CN103460178B | 公开(公告)日: | 2017-05-31 |
| 发明(设计)人: | S·S·利亚林 | 申请(专利权)人: | 英特尔公司 |
| 主分类号: | G06F7/505 | 分类号: | G06F7/505 |
| 代理公司: | 上海专利商标事务所有限公司31100 | 代理人: | 姬利永 |
| 地址: | 美国加利*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 公开了与将两个整数SIMD相加相关联的方法、装置和制品。在实施例中,方法可以包括对第一SIMD大小的整数(A)和第二SIMD大小的整数(B)的相对应元素进行元素级SIMD相加以生成SIMD大小的整数结果(R)和进位位。A具有整数大小(SizeA),同时B具有整数大小(SizeB)。响应于SizeA大于SizeB,加法还可以包括鉴于不具有相对应的B的元素或多个元素的A的一个或多个元素更新R和进位位。而且,元素级SIMD相加可以包括在第一一个或多个掩码上执行一个或多个数学操作,其中第一一个或多个掩码被解释为整数,并将一个或多个数学操作的一个或多个整数结果解释为第二一个或多个掩码。 | ||
| 搜索关键词: | 包括 掩码 数学 操作 simd 整数 加法 | ||
【主权项】:
一种数据处理方法,包括:由具有单指令多数据(SIMD)寄存器的SIMD计算设备所操作的SIMD整数加法器对第一SIMD大小的整数A和第二SIMD大小的整数B的相对应元素进行元素级SIMD相加,以生成SIMD大小的整数结果R和进位位,其中A具有整数大小且B具有整数大小;以及响应于A的整数大小大于B的整数大小,由SIMD整数加法器鉴于不具有相对应的B的元素或多个元素的A的一个或多个元素,更新R和进位位;其中元素级SIMD相加包括在第一一个或多个掩码上执行一个或多个整数操作,其中第一一个或多个掩码作为一个或多个整数操作的输入,并将一个或多个整数操作的一个或多个整数结果输出为第二一个或多个掩码,其中在第一一个或多个掩码上执行一个或多个整数操作包括在进位掩码和饱和度掩码上执行一个或多个整数操作,其中进位掩码指示在元素级SIMD相加的过程中每个SIMD元素中是否发生了溢出,且其中饱和度掩码指示R的哪个或哪几个元素有全1位,其中在进位掩码和饱和度掩码上执行一个或多个整数操作包括:将进位掩码左移1位以生成校正掩码的第一实例;对校正掩码的第一实例与进位输入执行按位布尔或操作以生成校正掩码的第二实例;将饱和度掩码整数相加到校正掩码的第二实例以生成校正掩码的第三实例;以及对校正掩码的第三实例与饱和度掩码执行按位布尔异或操作以生成校正掩码的第四实例。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201180069754.7/,转载请声明来源钻瓜专利网。





