[发明专利]包括掩码上的数学操作的SIMD整数加法

说明书

技术领域

本公开的实施例涉及数据处理的领域，特别是与单指令多数据（SIMD）整数加法相关联的方法、装置和制品。

背景

除非另外指明，本节中所描述的材料不是本申请中的权利要求书的现有技术且不因为被包括在本节中而被承认为现有技术。

随着电子、集成电路、计算和网络技术的进步，诸如但不限于多媒体应用或科学计算之类的应用已经变得更加计算密集。SIMD计算通常提供标量计算上的更优执行性能。然而，两个任意长整数的加法的有效进位传送仍是一个挑战。

附图简述

通过附图所示的示例实施例而非限制，呈现了本公开的实施例，附图中相似的标记指示相似的元素，附图中：

图1根据本公开的多个实施例示出了SIMD整数加法的概述；

图2根据本公开的多个实施例更详尽地示出了SIMD整数加法的操作；

图3根据本公开的多个实施例更详尽地示出了图2的元素级（element-wise）SIMD相加操作；

图4根据本公开的多个实施例更详尽地示出了图2的更新操作的一个方面；

图5根据本公开的实施例示出了适合用来实践SIMD整数加法的示例计算机系统；以及

图6根据本公开的实施例示出了具有被配置为使装置实践SIMD整数加法的编程指令的制品。

具体实施方式

公开了用于两个整数的SIMD相加的方法和装置。在多个实施例中，方法可以包括在SIMD计算设备上将第一SIMD大小的整数（A）和第二SIMD大小的整数（B）的相应元素进行元素级SIMD相加以生成SIMD大小的整数结果（R）和进位位。A可以具有整数大小（SizeA），同时B可以具有整数大小（SizeB)。加法还包括，对于SizeA大于SizeB的情况，鉴于不具有相对应的B的元素或多个元素的A的一个或多个元素，更新R和进位位。而且，元素级SIMD相加可以包括在第一一个或多个掩码上执行一个或多个数学操作，其中第一一个或多个掩码被解释为整数，并将一个或多个数学操作的一个或多个整数结果解释为第二一个或多个掩码。

在多个实施例中，该方法还可以包括在第一一个或多个掩码上执行一个或多个数学操作之前，将第一一个或多个掩码从SIMD计算设备的第一一个或多个掩码寄存器分别移到SIMD计算设备的一个或多个通用寄存器；并在一个或多个通用寄存器中的第一一个或多个掩码上执行一个或多个数学操作之后，将第二一个或多个掩码从一个或多个通用寄存器分别移到SIMD计算设备的第二一个或多个掩码寄存器。

在多个实施例中，元素级SIMD相加还可以包括执行R对A的元素级无符号整数小于比较以生成指示在元素级SIMD相加的过程中每个SIMD元素中是否发生了溢出的进位掩码，和/或执行R对全1二进制常数的元素级无符号整数等于比较以生成指示R中的哪个或哪几个元素具有全1位的饱和度掩码。对这些实施例，在第一一个或多个掩码上执行一个或多个数学操作可以包括在进位掩码和饱和度掩码上执行一个或多个数学操作。

在多个实施例中，在进位掩码和饱和度掩码上执行一个或多个数学操作可以包括将进位掩码向左移位1位以生成校正掩码的第一实例、对校正掩码的第一实例与进位输入执行按位布尔或（bitwise Boolean OR）操作以生成校正掩码的第二实例、将饱和度掩码整数相加到校正掩码的第二实例以生成校正掩码的第三实例、和/或对校正掩码的第三实例与饱和度掩码执行按位布尔异或（bitwise Boolean XOR）操作以生成校正掩码的第四实例。

在多个实施例中，第二一个或多个掩码包括校正掩码，且元素级SIMD相加可以包括由校正掩码进行掩码从元素级SIMD相加的初始结果元素级整数减去全1二进制常数以生成R、和/或将校正掩码向右移位有效标记宽度的位数以生成进位位。

在多个实施例中，更新R和进位位可以包括当进位位不等于0且A的至少一个元素未被考虑时鉴于不具有相对应的B的元素或多个元素的A的一个或多个元素更新R和进位位，以及在已确定进位位等于0之后且A的至少一个元素未被考虑时鉴于不具有相对应的B的元素或多个元素的A的一个或多个元素更新R。