[发明专利]存储器缓存架构中的CPU

摘要

存储器缓存架构实施方式中的一个示例性CPU包括用于每个处理器的多个被分割的缓存和解复用器，所述缓存包括专用于指令地址寄存器的I缓存和专用于源地址寄存器的X缓存；其中，每个处理器存取芯片上总线，该芯片上总线包含用于关联的缓存的RAM行；其中，全部缓存可操作为在一个RAS周期中被填充或清除，并且RAM行的全部感测放大器能够由解复用器取消选择至关联的所述本地缓存的复制相应位。还公开了由各种实施方式演变而来并且有助于增强各种实施方式的若干方法。应该强调，该摘要使搜寻者很快确定技术公开的主题，并且提交该摘要应理解为将不用于解释或限制权利要求的范围或含义。

主权项

一种用于具有至少一个处理器的计算机系统的缓存架构，所述缓存架构包括用于每个所述处理器的至少两个本地缓存和解复用器，所述本地缓存包括专用于指令地址寄存器的I缓存和专用于源地址寄存器的X缓存；其中，每个所述处理器存取至少一个芯片上内部总线，所述至少一个芯片上内部总线包含用于关联的所述本地缓存的一个RAM行；其中，所述本地缓存可操作为在一个RAS周期中被填充或清除，并且所述RAM行的全部感测放大器能够由所述解复用器取消选择至关联的所述本地缓存的复制相应位。