[发明专利]存储器缓存架构中的CPU

权利要求书

1.一种用于具有至少一个处理器的计算机系统的缓存架构，所述缓存架构包括用于每个所述处理器的至少两个本地缓存和解复用器，所述本地缓存包括专用于指令地址寄存器的I缓存和专用于源地址寄存器的X缓存；其中，每个所述处理器存取至少一个芯片上内部总线，所述至少一个芯片上内部总线包含用于关联的所述本地缓存的一个RAM行；其中，所述本地缓存可操作为在一个RAS周期中被填充或清除，并且所述RAM行的全部感测放大器能够由所述解复用器取消选择至关联的所述本地缓存的复制相应位。

2.根据权利要求1所述的缓存架构，所述本地缓存还包括专用于至少一个DMA通道的DMA缓存。

3.根据权利要求1或2所述的缓存架构，所述本地缓存还包括专用于堆栈工作寄存器的S缓存。

4.根据权利要求1或2所述的缓存架构，所述本地缓存还包括专用于目标地址寄存器的Y缓存。

5.根据权利要求1或2所述的缓存架构，所述本地缓存还包括专用于堆栈工作寄存器的S缓存和专用于目标地址寄存器的Y缓存。

6.根据权利要求1或2所述的缓存架构，还包括用于每个所述处理器的至少一个LFU检测器，所述LFU检测器包括芯片上电容器和运算放大器，所述运算放大器被配置为一系列积分器和比较器，所述比较器实现布尔逻辑以通过读取与最不经常使用的缓存页关联的LFU的IO地址来连续地识别所述最不经常使用的缓存页。

7.根据权利要求1或2所述的缓存架构，还包括启动ROM，该启动ROM与每个所述本地缓存配对以在重新启动操作的过程中简化CIM缓存初始化。

8.根据权利要求1或2所述的缓存架构，还包括用于每个所述处理器的复用器，以选择所述RAM行的感测放大器。

9.根据权利要求3所述的缓存架构，还包括用于每个所述处理器的复用器，以选择所述RAM行的感测放大器。

10.根据权利要求4所述的缓存架构，还包括用于每个所述处理器的复用器，以选择所述RAM行的感测放大器。

11.根据权利要求5所述的缓存架构，还包括用于每个所述处理器的复用器，以选择所述RAM行的感测放大器。

12.根据权利要求6所述的缓存架构，还包括用于每个所述处理器的复用器，以选择所述RAM行的感测放大器。

13.根据权利要求7所述的缓存架构，还包括用于每个所述处理器的复用器，以选择所述RAM行的感测放大器。

14.根据权利要求1或2所述的缓存架构，其中，每个所述处理器使用低电压差分信号存取所述至少一个芯片上内部总线。

15.根据权利要求3所述的缓存架构，其中，每个所述处理器使用低电压差分信号存取所述至少一个芯片上内部总线。

16.根据权利要求4所述的缓存架构，其中，每个所述处理器使用低电压差分信号存取所述至少一个芯片上内部总线。

17.根据权利要求5所述的缓存架构，其中，每个所述处理器使用低电压差分信号存取所述至少一个芯片上内部总线。

18.根据权利要求6所述的缓存架构，其中，每个所述处理器使用低电压差分信号存取所述至少一个芯片上内部总线。

19.根据权利要求7所述的缓存架构，其中，每个所述处理器使用低电压差分信号存取所述至少一个芯片上内部总线。

20.根据权利要求8所述的缓存架构，其中，每个所述处理器使用低电压差分信号存取所述至少一个芯片上内部总线。

21.根据权利要求9所述的缓存架构，其中，每个所述处理器使用低电压差分信号存取所述至少一个芯片上内部总线。

22.根据权利要求10所述的缓存架构，其中，每个所述处理器使用低电压差分信号存取所述至少一个芯片上内部总线。

23.根据权利要求11所述的缓存架构，其中，每个所述处理器使用低电压差分信号存取所述至少一个芯片上内部总线。

24.根据权利要求12所述的缓存架构，其中，每个所述处理器使用低电压差分信号存取所述至少一个芯片上内部总线。