[发明专利]用于在千兆比特LDPC解码器中并行处理的方法和设备有效
| 申请号： | 201180029377.4 | 申请日： | 2011-06-14 |
| 公开（公告）号： | CN102939720A | 公开（公告）日： | 2013-02-20 |
| 发明（设计）人： | 埃兰·皮塞克;沙迪·阿布·苏拉 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11;H04B1/06 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 王兆赓;郑玉 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于无线通信网络的能够对编码的传输进行解码的接收器。所述接收器包括：接收路径电路，用于接收并下变换传入的射频（RF）信号以产生编码的接收的信号；与接收路径电路相关联的低密度奇偶校验（LDPC）解码器，用于对编码的接收的信号进行解码。LDPC解码器还包括：存储器，用于存储包括R个行和C个列的奇偶校验H矩阵，其中，奇偶校验H矩阵的每个元素包括平移值或-1值之一；多个处理元件，用于执行LDPC分层解码，其中，至少一个处理元件能够用于在同一循环中处理奇偶校验H矩阵的第一行和第二行。 | ||
| 搜索关键词： | 用于 千兆 比特 ldpc 解码器 并行 处理 方法 设备 | ||
【主权项】：
一种用于无线通信装置的接收器，包括：接收路径电路，用于接收并下变换传入的射频（RF）信号以产生编码的接收的信号；与接收路径电路相关联的低密度奇偶校验（LDPC）解码器，用于对编码的接收的信号进行解码，LDPC解码器包括：存储器，用于存储包括R个行和C个列的奇偶校验H矩阵，其中，奇偶校验H矩阵的每个元素包括平移值或‑1值之一；多个处理元件，用于执行LDPC分层解码，其中，至少一个处理元件能够用于在同一循环中处理奇偶校验H矩阵的第一行和第二行。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201180029377.4/，转载请声明来源钻瓜专利网。
- 上一篇：螺环化合物及其作为治疗剂和诊断探针的用途
- 下一篇：偏好堆栈
- 同类专利
- 专利分类
