[发明专利]一种支持操作乱序执行的与非型快闪存储控制器

摘要

本发明公开了一种支持操作乱序执行的与非型快闪存储控制器，目的是提高提高访存数据吞吐率。本发明由预处理模块、保留站模块、动态调度模块和后处理模块组成，预处理模块由地址识别单元、三个多路选择器、第一数据队列组和第一逻辑或门组成；保留站模块由二个多路选择器、表项编号寄存器、有效性监听单元、相关性判断单元、基片状态设置单元、输出判断单元、控制逻辑单元和保留站表组成；动态调度模块由五个多路选择器、M个状态机、仲裁器和第二逻辑或门组成；后处理模块由比较器、第二数据队列组、一个多路选择器组成。采用本发明可以并行执行对存储芯片不同基片的访存操作，提高基片工作的并行度，有效提高访存数据吞吐率。

主权项

一种支持操作乱序执行的与非型快闪存储控制器，放在处理器和低层闪存控制模块之间，低层闪存控制模块与芯片相连，芯片为与非型快闪芯片，内部包含M个基片，M为2的正整数次幂，其特征在于支持操作乱序执行的与非型快闪存储控制器由预处理模块、保留站模块、动态调度模块和后处理模块组成，所述低层闪存控制模块由M个顺序存储控制器并联而成，分别控制芯片中的一个基片：预处理模块与处理器、保留站模块、动态调度模块相连，内含第一数据队列组，预处理模块从处理器接收控制指令和地址指令，将控制指令、地址指令发送给保留站模块，从保留站模块接收表项编号；控制指令包含一个命令域、一个标识域和一个地址域，命令域宽度为C，C为正整数，指明控制指令的类型，包括读指令和写指令；标识域宽度为T，T为正整数，指明当前指令的编号；地址域宽度为32‑C‑T，指明指令操作的高位物理地址；地址指令包含一个地址域，指明指令操作的低位物理地址；预处理模块从处理器接收写数据指令，缓存写数据指令中的数据到第一数据队列组；写数据指令包含一个数据域，指明要写入基片的数据；预处理模块从动态调度模块接收队列编号与读队列信号，读取第一数据队列组中的写数据，发送写数据到动态调度模块；保留站模块与预处理模块、动态调度模块相连，内有保留站表，保留站表由M个表项组成，每个表项由八个域构成：表项编号、控制指令、地址指令、标识、基片编号、命令相关性、基片状态、有效性；表项编号域从0开始编号；控制指令域指明控制指令的类型；地址指令域指明控制指令访存的物理地址；标识域指明控制指令的编号；基片编号域指明控制指令所操作的基片；命令相关性域指明该表项中的控制指令与其他表项中的控制指令之间的相关性，若命令相关性域的第i位有效，i为正整数，1≤i≤M，表示当前表项中的控制指令与第i表项中的控制指令之间存在命令相关，若无效，表示不存在命令相关；基片状态域指明当前控制指令所操作的目标基片状态；有效性域指明当前表项的内容是否有效；保留站模块接收预处理模块发送的控制指令，将控制指令的命令域、标识域和地址域分离，命令域信息写入保留站表的控制指令域，标识域信息写入保留站表的标识域，地址域信息写入保留站表中地址指令域的高32‑C‑T位，发送表项编号给预处理模块；保留站模块将地址域的高log2M位写入保留站表的基片编号域；保留站模块接收预处理模块发送的地址指令，写入保留站表中与命令域同一表项的地址指令域的低32位，接收动态调度模块发送的基片状态，写入保留站表的基片状态域；如果当前写入保留站表项的基 片编号与第i个表项的基片编号相等，则表示当前控制指令与第i个表项的控制指令具有相关性，将第i个表项的表项编号写入当前表项的命令相关性域的第i位，否则，命令相关性域为零，i不等于当前写表项编号；当保留站表项中的基片状态空闲且命令相关性为零时，保留站模块向动态调度模块发送该保留站表项中的控制指令、地址指令、标识、基片编号、表项编号；动态调度模块与预处理模块、保留站模块、后处理模块、低层闪存控制模块相连；动态调度模块接收并缓存保留站模块发送的控制指令、地址指令、标识、基片编号和表项编号，产生基片状态信号并发送给保留站模块，并把控制指令转换成NAND Flash芯片所识别的时序，根据控制指令的类型产生访存信号，并将访存信号发送给低层闪存控制模块；如果控制指令是写指令，动态调度模块发送读队列信号给预处理模块，将表项编号作为队列编号发送给预处理模块，读取第一数据队列组中的写数据发送给低层闪存控制模块；如果控制指令是读指令，动态调度模块从低层闪存控制模块读取从基片读出的数据发送给后处理模块，同时发送写队列信号和标识给后处理模块；后处理模块内含第二数据队列组，与处理器、动态调度模块相连，后处理模块从动态调度模块接收M路写队列信号和读数据，将读数据写入第二数据队列组，从动态调度模块接收M路标识，从处理器接收一路标识，将从处理器接收的标识与从动态调度模块接收的M路标识一一进行比较，将相等的标识对应的第二数据队列组中的数据输出给处理器。