[发明专利]一种LDPC解码器及其实现方法

摘要

本发明公开一种LDPC解码器及其实现方法，该LDPC解码器包括输入缓冲单元、状态控制及地址产生模块、校验节点处理模块、变量节点处理模块以及判决码字存储单元，该输入缓冲单元包括H矩阵阵列单元、V矩阵阵列单元以及初始信息存储单元，本发明通过仅用57块RAM来进行行矩阵、列矩阵计算结果的存储，减小了将近50％的RAM的数量，降低了LDPC解码器实现过程中所需要的存储空间；同时，本发明仅用5个CNU节点的运算单元进行校验节点运算、9个VNU节点的运算单元进行变量节点运算，减少了LDPC解码器实现过程中所需要的运算单元，达到了节省芯片资源的目的。

主权项

一种LDPC解码器，至少包括：输入缓冲单元，包括H矩阵阵列单元、V矩阵阵列单元以及初始信息存储单元，该输入缓冲单元接收初始化后的输入数据后，并将其写入该H矩阵阵列单元与该初始信息存储单元；状态控制及地址产生模块，用于实现整个解码器的控制功能及产生校验节点处理模块与变量节点处理模块处理阶段的地址信息；校验节点处理模块，包含5个校验节点处理单元，在该状态控制及地址产生模块控制下，读取该H矩阵阵列单元的数据完成所有校验节点到变量节点的更新，并将当前次迭代的校验节点到比特节点的信息存储于该V矩阵阵列单元；变量节点处理模块，连接于该V矩阵阵列单元与该初始信息存储单元，其包含9个变量节点处理单元，用于完成所有变量节点到校验节点的更新，并同时将当前变量节点在当前次迭代过程中得到的硬判决结果输出至判决码字存储单元；以及判决码字存储单元，将译码结束的信息码字输出。