[发明专利]利用回写排序的连贯性控制有效
申请号: | 201110302096.3 | 申请日: | 2011-09-28 |
公开(公告)号: | CN102541465A | 公开(公告)日: | 2012-07-04 |
发明(设计)人: | 克里斯索弗·威廉·莱科克;安东尼·约翰·哈里斯;布鲁斯·詹姆斯·梅休森;斯图尔特·大卫·比勒斯 | 申请(专利权)人: | ARM有限公司 |
主分类号: | G06F3/06 | 分类号: | G06F3/06;G06F9/46 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 宋鹤 |
地址: | 英国*** | 国省代码: | 英国;GB |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及利用回写排序的连贯性控制。用于数据处理装置的互连电路提供将数个启动器设备与包括用于存储将被处理的至少一个数据项的存储器的至少一个接收设备互连的路线。启动器设备中的至少一个包括用于存储存储器中所存储的数据项的子集的本地副本的缓存。互连电路包括:接收事务请求的多个输入端口;输出事务请求的至少一个输出端口;在多个输入与至少一个输出之间发送事务请求的多条路径;连贯性控制电路,其维持到同一数据存储位置的事务请求中的至少一些行进通过互连电路的顺序来维护由数据处理装置处理的数据项的连贯性;互连电路不利用连贯性控制电路来控制回写事务请求以使得回写事务请求独立于被路由通过连贯性控制电路的事务请求行进。 | ||
搜索关键词: | 利用 排序 连贯性 控制 | ||
【主权项】:
一种用于数据处理装置的互连电路,所述互连电路被配置为提供用于将多个启动器设备与至少一个接收设备互连的路线,所述至少一个接收设备中的至少一个包括用于存储将由所述处理装置处理的至少一个数据项的至少一个存储器,所述多个启动器设备中的至少一个包括用于存储在所述至少一个存储器中存储的所述数据项的子集的本地副本的缓存,所述互连电路包括:多个输入端口,用于接收来自所述多个启动器设备的事务请求;至少一个输出端口,用于将事务请求输出到所述至少一个接收设备;多条路径,用于在所述多个输入与所述至少一个输出之间传送所述事务请求;连贯性控制电路,用于维持去往相同数据存储位置的所述事务请求中的至少一些事务请求行进通过所述互连电路的顺序,以便维持由所述数据处理装置处理的数据项的连贯性;所述互连电路被配置为不利用所述连贯性控制电路来控制回写事务请求,以使得所述回写事务请求独立于被路由通过所述连贯性控制电路的事务请求而行进,所述回写事务请求是从包括所述缓存的所述至少一个启动器设备接收的写事务请求并且用于利用所述数据项之一的本地存储更新值来更新所述至少一个存储器。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ARM有限公司,未经ARM有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110302096.3/,转载请声明来源钻瓜专利网。