[发明专利]利用回写排序的连贯性控制

权利要求书

1.一种用于数据处理装置的互连电路，所述互连电路被配置为提供用于将多个启动器设备与至少一个接收设备互连的路线，所述至少一个接收设备中的至少一个包括用于存储将由所述处理装置处理的至少一个数据项的至少一个存储器，所述多个启动器设备中的至少一个包括用于存储在所述至少一个存储器中存储的所述数据项的子集的本地副本的缓存，所述互连电路包括：

多个输入端口，用于接收来自所述多个启动器设备的事务请求；

至少一个输出端口，用于将事务请求输出到所述至少一个接收设备；

多条路径，用于在所述多个输入与所述至少一个输出之间传送所述事务请求；

连贯性控制电路，用于维持去往相同数据存储位置的所述事务请求中的至少一些事务请求行进通过所述互连电路的顺序，以便维持由所述数据处理装置处理的数据项的连贯性；

所述互连电路被配置为不利用所述连贯性控制电路来控制回写事务请求，以使得所述回写事务请求独立于被路由通过所述连贯性控制电路的事务请求而行进，所述回写事务请求是从包括所述缓存的所述至少一个启动器设备接收的写事务请求并且用于利用所述数据项之一的本地存储更新值来更新所述至少一个存储器。

2.根据权利要求1所述的互连电路，其中，所述事务请求包括读事务请求和写事务请求，所述读事务请求中的至少一些受所述连贯性控制电路控制。

3.根据权利要求2所述的互连电路，其中，所有的所述读事务请求受所述连贯性控制电路控制。

4.根据权利要求2所述的互连电路，其中，所述写事务请求中的至少一些受所述连贯性控制电路控制，而所述回写事务请求不受所述连贯性控制电路控制。

5.根据权利要求2所述的互连电路，其中，所述事务请求还包括缓存维护请求，所述缓存维护请求通过所述连贯性控制电路被发送。

6.根据权利要求1所述的互连电路，其中，所述多条路径包括用于发送读事务请求的读路径和用于发送写事务请求的写路径。

7.根据权利要求6所述的互连电路，其中，所述事务请求还包括缓存维护请求，所述缓存维护请求通过所述连贯性控制电路被发送，其中所述缓存维护请求沿着所述读路径被发送。

8.根据权利要求1所述的互连电路，其中，经过所述连贯性控制电路的写路径和读路径经过至少一点的序列中的一点。

9.根据权利要求1所述的互连电路，其中，所述连贯性控制电路被配置为通过生成查询事务来维持由所述数据处理装置处理的数据项的连贯性，所述查询事务用于避免所述多个启动器设备中的任一个上的缓存内的本地存储数据与从所述多个启动器设备中的另一个接收的事务请求之间的任何连贯性冲突。

10.根据权利要求1所述的互连电路，其中，所述输入端口中的至少一个输入端口包括与之相关联的数据储存装置，用于存储由连接到所述至少一个输入端口的所述启动器处理的数据项的本地副本，所述数据项的所述本地副本的连贯性受所述连贯性控制电路控制。

11.根据权利要求10所述的互连电路，其中，所述数据储存装置包括小型缓存。

12.根据权利要求1所述的互连电路，其中，所述输入端口中的至少一个输入端口包括用于保持所接收的事务请求的装置，所述至少一个输入端口被配置为向所述其它启动器设备中的至少一个发送与所保持的事务请求有关的至少一个查询，并且响应于接收到响应，将所述响应与所保持的事务请求相关联并且进一步发送它们。

13.根据权利要求1所述的互连电路，其中，所述至少一个接收设备被配置为接收写事务请求和读事务请求两者并且按照由存储器控制器确定的顺序来处理所述读事务请求和所述写事务请求，所述连贯性控制电路被配置为在所述连贯性控制电路能够保证所述读事务请求完成之前，不进一步发送读事务请求。

14.根据权利要求1所述的互连电路，其中，所述连贯性控制电路被配置为在向所述启动器中的可能存储有一存储位置中所存储的数据项的本地副本的至少一个启动器发出至少一个查询之前，不向该存储位置发送写唯一事务，并且被配置为仅当从针对所述至少一个查询的响应中清楚了所述数据将通过所述写唯一事务被检索时才进一步发送所述写唯一事务，其中，写唯一事务是去往存储位置的、确保使得存储在所述存储位置的数据项的任意本地副本无效的写事务。