[发明专利]一种MOS晶体管局部应力的引入技术无效

专利信息
申请号: 201110268524.5 申请日: 2011-09-09
公开(公告)号: CN102290352A 公开(公告)日: 2011-12-21
发明(设计)人: 王向展;秦桂霞;罗谦;王微;李竞春 申请(专利权)人: 电子科技大学
主分类号: H01L21/336 分类号: H01L21/336
代理公司: 成都科海专利事务有限责任公司 51202 代理人: 盛明洁
地址: 610054 四川省*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种MOS晶体管局部应力的引入技术,属于半导体器件领域,尤其涉及关于在MOS晶体管栅极下面的沟道区引入局部应力的新技术。它的特征是先将在侧墙形成工艺步骤之后的MOS器件的栅极和侧墙用氮化硅薄膜覆盖,然后在MOS器件的源漏区上方区域淀积多晶硅,采用湿氧氧化法将多晶硅氧化成二氧化硅,在氧化过程中,体积膨胀,从而在MOS器件的沟道区引入应力。本发明工艺简单,与传统的MOS工艺兼容,成本较低,不仅适用于90纳米工艺节点以下的小尺寸器件,还可以推至0.13微米以上的较大尺寸的器件。
搜索关键词: 一种 mos 晶体管 局部 应力 引入 技术
【主权项】:
一种MOS晶体管局部应力的引入技术,其特征在于该应力的引入主要是通过在多晶硅氧化过程中体积的膨胀来引入应力,引入应力的工艺步骤如下:①按照传统MOS工艺:衬底的制备,阱区的形成,浅槽隔离工艺,多晶硅栅结构工艺,轻掺杂注入工艺,侧墙形成工艺制作形成了以二氧化硅(SiO2)作为侧墙的MOS器件,之后,在侧墙(24)和多晶硅栅(22)的掩模作用下,通过离子注入工艺注入杂质离子形成MOS器件的源漏,暂不做退火处理;②采用化学气相淀积工艺(CVD)淀积一层氮化硅(SiN)薄膜覆盖多晶硅栅(22)和侧墙(24)形成氮化硅覆盖保护层(26),来阻止多晶硅栅在后续湿氧氧化工艺中发生氧化;③在MOS器件的源漏区上方区域(18)淀积一层多晶硅,湿氧氧化源漏区上方区域(18)的多晶硅,使之变为二氧化硅,从而通过多晶硅在氧化过程中体积的膨胀引入局部应力到MOS器件的沟道区,形成应变硅沟道(30);④接下来通过局部互连等传统的工艺步骤完成整个器件的制作。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110268524.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top