[发明专利]绝缘体上宽禁带材料CMOS结构及其制备方法

摘要

本发明公开了一种绝缘体上宽禁带材料CMOS结构，PMOS晶体管与NMOS晶体管共用栅极区域，NMOS晶体管的源极区域和漏极区域进行离子掺杂注入后，构成NMOS晶体管的源极区域和漏极区域的半导体材料的禁带宽于硅的禁带。本发明通过在NMOS晶体管的源漏端引入使用SiC，增大旁路PN结空穴势垒，大大减小旁路漏电流；同时又不会影响NMOS的阈值电压，并且由于NMOS在源漏端使用SiC，在沟道方向存在张应力（TensileStress），可有效增大电子迁移率，进一步改善NMOS性能。

主权项

一种绝缘体上宽禁带材料CMOS结构，包括：被布置在底部绝缘体上的PMOS晶体管和NMOS晶体管；所述PMOS晶体管与所述NMOS晶体管共用栅极区域，所述栅极区域包括P型半导体材料，围绕所述栅极区域依次布置有所述PMOS晶体管的源极区域、所述NMOS晶体管的源极区域、所述PMOS晶体管的漏极区域、以及所述NMOS晶体管的漏极区域；并且，所述PMOS晶体管的漏极区域与所述NMOS晶体管的漏极区域分别通过所述PMOS晶体管的漏极电极和所述NMOS晶体管的漏极电极连接在一起；所述PMOS晶体管的源极区域通过其源极电极连接电源线，所述NMOS晶体管的源极区域通过其源极电极接地；其特征在于，所述NMOS晶体管的源极区域和漏极区域进行离子掺杂注入后，构成NMOS晶体管的源极区域和漏极区域的半导体材料的禁带宽于硅的禁带。