[发明专利]绝缘体上宽禁带材料CMOS结构及其制备方法

说明书

技术领域

本发明涉及集成电路制造技术领域，尤其涉及一种绝缘体上宽禁带材料CMOS结构及其制备方法。

背景技术

MOSFET有P沟道和N沟道两种，每种MOSFET中又有耗尽型MOSFET和增强型MOSFET两类，由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。CMOS反相器是由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成，通常P沟道管作为负载管，N沟道管作为输入管，这种配置可以大幅降低功耗，因为在两种逻辑状态中，两个晶体管中的一个总是截止的，并且由于CMOS反相器的电阻相对较低，处理速率也能得到提高。图1示出了现有技术中的CMOS反相器的剖面图，如图1所示，PMOS和NMOS在图1的水平方向上并排布置，包括半导体衬底000，在以隔离结构隔开的N型掺杂阱101和P型掺杂阱102中，分别形成PMOS和NMOS，N型掺杂阱101两侧形成P型源极区域/漏极区域201，P型掺杂阱102两侧形成N型源极区域/漏极区域202，301和302分别表示栅极电极。图2示出了图1所示的CMOS反相器结构的等效电路，其中，PMOS的源极与电源线Vdd连接在一起，NMOS的源极与地线Vss连接在一起，PMOS的栅极和NMOS的栅极相互连接作为输入端Vin，并且PMOS的漏极和NMOS的漏极相互连接作为输出端Vout。CMOS反相器的基本工作原理是：当输入高电平时，NMOS导通，PMOS截止，输出低电平；反之，当输入低电平时，NMOS截止，PMOS导通，输出高电平。

上述传统的CMOS反相器为双管结构，中国申请CN101916762A公开了一种绝缘体上硅互补金属氧化物半导体场效应管结构，即NMOS和PMOS共享同一栅极，而两者的源漏端各自沿栅极交叉方向布局，栅极下衬底为弱P型，图3a和图3b分别示出了该CMOS器件的两种版图结构的实施例示意图。由图所示，该CMOS结构包括共用栅极区域10、10’的PMOS晶体管和NMOS晶体管，围绕栅极区域10、10’依次布置有PMOS的源极区域20、20’、NMOS的源极区域30、30’、PMOS的漏极区域40、40’以及NMOS的漏极区域50、50’，上述栅极区域10、10’、源极区域20、20’、30、30’及漏极区域40、40’、50、50’内分别布置有相应的栅极电极100、100’、源极电极200、200’、300、300’和漏极电极400、400’、500、500’，并且上述各个源极区域与漏极区域之间、以及各个源极区域与周边区域之间、各个漏极区域与周边区域之间均布置有绝缘隔离物。PMOS晶体管的漏极区域40、40’与NMOS晶体管的漏极区域50、50’分别通过PMOS晶体管的漏极电极400、400’和NMOS晶体管的漏极电极500、500’连接在一起，为Vout；PMOS晶体管的源极区域20、20’通过其源极电极200、200’连接电源线Vdd，NMOS晶体管的源极区域30、30’通过其源极电极300、300’接地线Vss，栅极电极100、100’为输入Vin。当栅压大于Vdd（即高电平）时，沟道反型为N型，NMOS开启，PMOS关闭；当栅压为0时，PMOS开启，NMOS关闭，从而形成一个单管反相器结构，可以有效增大CMOS集成密度。而当NMOS和PMOS的源漏端各自沿栅极对角线交叉方向布局时，可以增大沟道长度，抑制短沟道效应（SCE，Short Channel Effect）。但该发明存在一个缺陷，即当栅极加高电平时，NMOS开启，PMOS关闭，但当此时N型沟道下衬底未完全耗尽时，下面为P型，从而存在一个PMOS的P+型源端（高电平）àP型未耗尽区àNMOS的N+型源漏端（低电平）的导通通道，形成旁路漏电流If，使器件功耗增大。由于超薄顶层硅型绝缘体上硅制备很难，因此很难保证衬底完全耗尽。为了克服这个缺陷，中国专利CN102005454A提出一种减小旁路漏电流的方法，即在NMOS源漏两端通过斜角度注入比衬底P-掺杂剂量大些的P型补偿层，从而增大旁路PN结正向开启电压，减小旁路漏电流，降低功耗，但通过这种方法增大旁路PN结正向开启电压的作用非常有限。

宽禁带半导体材料（即禁带宽度Eg大于或等于2.3ev的半导体材料）被称为第三代半导体材料，主要包括金刚石、SiC、GaN等。和第一代、第二代半导体材料相比，第三代半导体材料具有禁带宽度大，电子漂移饱和速度高、介电常数小、导电性能好的特点，非常适用于制作抗辐射、高频、大功率和高密度集成的电子器件。

发明内容