[发明专利]一种适用于嵌入式系统的基于高速缓存的AES加速器有效
| 申请号： | 201110232411.X | 申请日： | 2011-08-15 |
| 公开（公告）号： | CN102411683A | 公开（公告）日： | 2012-04-11 |
| 发明（设计）人： | 韩军;李辉楷;贺中柱;王帅;曾晓洋 | 申请（专利权）人： | 复旦大学 |
| 主分类号： | G06F21/00 | 分类号： | G06F21/00;G06F12/08 |
| 代理公司： | 上海正旦专利代理有限公司 31200 | 代理人： | 陆飞;盛志范 |
| 地址： | 200433 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于集成电路设计技术领域，具体为一种适用于嵌入式系统的AES加速器。嵌入式系统由中央处理器、指令高速缓存、数据高速缓存、缓存控制器、总线接口部件、总线、外围存储器以及AES加速器组成；AES加速器输入密钥长度为128位，该AES加速器是基于对高速缓存并行查找的方式实现的，通过这种方式，不仅有效地减小了芯片的面积，而且加快了加解密运算的速度，在将查找表的数据以及最原始的输入导入cache的情况下，一次AES加/解密运算的时间约为50周期，吞吐率达到384Mbps。本发明能够较好地应用于手持设备中的嵌入式系统。 | ||
| 搜索关键词： | 一种 适用于 嵌入式 系统 基于 高速缓存 aes 加速器 | ||
【主权项】：
一种集成了基于高速缓存的AES加速器的嵌入式系统，其特征在于由中央处理器（1）、指令高速缓存（2）、数据高速缓存（7）、缓存控制器（3）、总线接口部件（4）、总线（5）、外围存储器（8）以及AES加速器（6）组成；该系统的工作流程如下：中央处理器（1）从指令高速缓存（2）中读取指令，如果指令不在指令高速缓存中，将通过缓存控制器（3）向总线接口部件（4）发出访问外围存储器（8）的请求，并通过总线（5）取回所需的指令，中央处理器（1）在取到指令后继续运行；接着，中央处理器（1）中的译码模块对指令进行译码，如果发现这条指令是AES加速器（6）的特殊指令，则根据该指令执行相应的操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于复旦大学，未经复旦大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110232411.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种油加热器冷却系统
- 下一篇：一种直下式褐煤干燥管道
