[发明专利]嵌入式系统有效
| 申请号： | 201110110575.5 | 申请日： | 2011-04-29 |
| 公开（公告）号： | CN102759952B | 公开（公告）日： | 2017-04-12 |
| 发明（设计）人： | 黄仁文 | 申请（专利权）人： | 富泰华工业（深圳）有限公司;鸿海精密工业股份有限公司 |
| 主分类号： | G06F1/16 | 分类号： | G06F1/16 |
| 代理公司： | 深圳市赛恩倍吉知识产权代理有限公司44334 | 代理人： | 谢志为 |
| 地址： | 518109 广东省深圳市宝安区观澜街道大三社*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种嵌入式系统包括一a位引脚的ARM处理器、N个b位引脚的外围处理器，该a为b的N倍，还包括连接转换芯片，该连接转换芯片分别与ARM处理器和该N个外围处理器电连接，在ARM处理器和N个外围的处理器之间进行数据转换与传输，将ARM处理器输出的a位并行输出转换成N个b位的并行数据后依次发送给对应的外围处理器，并依次接收该N个外围处理器的b位并行数据，将其转换成一a位并行数据后发送至该ARM处理器。通过本发明的嵌入式系统，可以减少ARM处理器中断的频率，提高ARM处理器的处理效率。 | ||
| 搜索关键词： | 嵌入式 系统 | ||
【主权项】：
一种嵌入式系统，包括一a位引脚的ARM处理器、N个b位引脚的外围处理器，该a为b的N倍，其特征在于，该嵌入式系统还包括一连接转换芯片，该连接转换芯片分别与该ARM处理器和该N个外围处理器电连接，用于在ARM处理器和N个外围的处理器之间进行数据转换与传输，将ARM处理器输出的a位并行数据转换成N个b位的并行数据后依次发送给对应的外围处理器，并依次接收该N个外围处理器的b位并行数据，将其转换成一a位并行数据后发送至该ARM处理器，该连接转换芯片包括一处理单元、一FIFO和一输入输出控制单元，该输入输出控制单元读取ARM处理器上的a位并行数据或者外围处理器上的N个b位的并行数据，并将该读取的数据传输至FIFO进行缓存；该处理单元利用FIFO的性质将该a位的并行数据转换成N个b位的并行数据或者将该N个b位的并行数据转换成一个a位的并行数据；该输入输出控制单元还将转换后的N个b位的并行数据分别依次发送至N个外围处理器或者将转换后的a位的并行数据发送至该ARM处理器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富泰华工业（深圳）有限公司;鸿海精密工业股份有限公司，未经富泰华工业（深圳）有限公司;鸿海精密工业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110110575.5/，转载请声明来源钻瓜专利网。
