[发明专利]半导体存储器装置及其控制方法有效
| 申请号： | 201080010186.9 | 申请日： | 2010-03-12 |
| 公开（公告）号： | CN102341862A | 公开（公告）日： | 2012-02-01 |
| 发明（设计）人： | 神田和重 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G11C13/00 | 分类号： | G11C13/00 |
| 代理公司： | 北京市中咨律师事务所 11247 | 代理人： | 杨晓光;于静 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体存储器装置，包括：多个存储器基元阵列，每个存储器基元阵列包括多个存储器基元，所述多个存储器基元阵列被层叠在半导体基底上以形成三维结构；以及数据输入/输出电路，其包括第一地址缓冲器和第二地址缓冲器以及控制器，所述第一地址缓冲器和第二地址缓冲器被配置为存储所述多个存储器基元的第一地址和第二地址，所述控制器被配置为在数据输入/输出时执行控制以将所述第一地址和所述第二地址分时输出到第一地址总线和第二地址总线。 | ||
| 搜索关键词： | 半导体 存储器 装置 及其 控制 方法 | ||
【主权项】：
一种半导体存储器装置，包括：多个存储器基元阵列，每个存储器基元阵列包括多个存储器基元，所述多个存储器基元阵列被层叠在半导体基底上以形成三维结构；以及数据输入/输出电路，其包括第一地址缓冲器和第二地址缓冲器以及控制器，所述第一地址缓冲器和第二地址缓冲器被配置为存储所述多个存储器基元的第一地址和第二地址，所述控制器被配置为在数据输入/输出时执行控制以将所述第一地址和所述第二地址分时输出到第一地址总线和第二地址总线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201080010186.9/，转载请声明来源钻瓜专利网。
- 上一篇：可缩放的标头扩展
- 下一篇：用于确定眼睛支点位置的方法和设备
