[实用新型]一种基于PXI总线的数字测试模块

摘要

一种基于PXI总线的数字测试模块，其FPGA功能电路部分包括总线接口控制单元、中央译码控制单元、地址产生单元、时钟选择单元、ZBTRAM控制单元、多模块同步控制单元、触发控制单元；数据通过PXI总线经过PXI接口电路传送给FPGA功能电路，然后存入数据输出SRAM和数据输入输出控制SRAM中；使用者确定的控制命令通过PXI总线发送到数字测试模块；最后数据输入SRAM、输入输出控制SRAM、数据输出SRAM在同一个时钟节拍下协同工作，数据经过输出驱动器和信号连接器发到指定的数字电路中，与此同时采集响应数据经过输入驱动器储存在数据输入SRAM中；测试完毕后把数据输入SRAM中的数据上传到上位机上。

主权项

一种基于PXI总线的数字测试模块，其特征在于：包括实现与PXI总线可靠通讯的PXI接口电路、EEPROM、FPGA功能电路部分、DDS模块、数据输入SRAM、输入输出控制SRAM、数据输出SRAM、输出驱动器、输入驱动器、信号连接器;PXI接口电路利用PCI9030芯片构造PXI接口,负责把PXI总线上的数据和命令传送到模块的FPGA功能电路，并且把模块中的数据和对处理器的请求传送到PXI总线；PXI总线的地址总线、数据总线、控制总线经过 PCI9030之后，简化为简单的本地控制逻辑输出本地地址总线、数据总线、控制总线和FPGA功能电路进行通讯；EEPROM用于存储PXI接口电路的初始化信息，并在系统复位后为PXI接口电路装入初始化信息，初始化PXI接口电路的配置寄存器；PXI背板触发总线和PXI星型触发线传送到FPGA功能电路;FPGA功能电路部分包括总线接口控制单元、中央译码控制单元、地址产生单元、时钟选择单元、ZBT RAM控制单元、多模块同步控制单元、触发控制单元；DDS模块接收FPGA功能电路提供的数据与参考时钟，为系统工作提供可调节的输出时钟；数据输入SRAM、输入输出控制SRAM、数据输出SRAM完成输入数据、输出数据、位控数据的存储与收发；三片SRAM的时钟控制线、数据线、地址线都是由FPGA功能电路部分里的ZBT RAM控制单元产生；输出驱动器和输入驱动器，用于确保激励输出有较大的驱动电流和激励响应之间的高速切换；信号连接器用于信号的输入输出；控制软件在主控计算机上运行，测试数据和位控数据在计算机上编辑或由波形生成工具生成；数据通过PXI总线经过PXI接口电路传送给FPGA功能电路，然后存入数据输出SRAM和数据输入输出控制SRAM中；使用者确定的数据发送速率、数据长度、数据内容和输出起始位置、触发方式的控制命令通过PXI总线发送到数字测试模块；最后数据输入SRAM、输入输出控制SRAM、数据输出SRAM在同一个时钟节拍下协同工作，数据经过输出驱动器和信号连接器发到指定的数字电路中，与此同时采集响应数据经过输入驱动器储存在数据输入SRAM中；测试完毕后把数据输入SRAM中的数据上传到上位机上。