[实用新型]一种基于J1850总线驱动电路

摘要

本实用新型公开了一种基于J1850总线驱动电路。本实用新型中的电阻R2的一端与电阻R3的一端并联后接电阻R1的一端；电阻R1的另一端与稳压芯片U连接；三极管Q2的基极接电阻R6，发射极接地，集极与电阻R7的一端连接，电阻R7的另一端接三极管Q3基极，三极管Q3发射极与二极管D连接；运算放大器U5A的正向端与电阻R10的一端连接，负向端与电阻R11的一端连接，电阻R10的另一端、电阻R11的另一端分别接OBDII诊断口；运算放大器U5B的正向输入端与电阻R15的一端连接，负向输入端分别接电阻R16和电阻R17。本实用新型采用常用元器件，实现了基于J1850协议的VPW、PWM总线驱动，成本较低。

主权项

一种基于J1850总线驱动电路，包括第一三极管Q1、第二三极管Q2、第三三极管Q3、第一运算放大器U5A、第二运算放大器U5B、二极管D、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17和电容C，其特征在于：第二电阻R2的一端与单片机IO控制引脚ADVote连接，第二电阻R2的另一端、第三电阻R3的一端与第一电阻R1的一端连接；第三电阻R3的另一端接地，第一电阻R1的另一端、第四电阻R4的一端接三端可调稳压芯片U的1脚，第四电阻R4的另一端、三端可调稳压芯片U的2脚、第五电阻R5的一端、第三三极管Q3的发射极与电容C的一端连接，电容C的另一端接地；三端可调稳压芯片U的3脚接+12V电源；第六电阻R6的一端与单片机IO控制引脚J1850+连接，另一端接第二三极管Q2的基极，第二三极管Q2的发射极接地，第二三极管Q2的集极与第七电阻R7的一端连接，第七电阻R7的另一端、第五电阻R5的另一端与第三三极管Q3的基极连接，第三三极管Q3的发射极与二极管D的正向端连接，二极管D的负向端与第八电阻R8的一端连接，第八电阻R8的另一端接地；第九电阻R9的一端接+5V电源，另一端与第一运算放大器U5A的输出端连接，第一运算放大器U5A输出端接单片机IO口，第一运算放大器U5A的正向端与第十电阻R10的一端连接，第十电阻R10的另一端与OBD II诊断口的2脚连接；第一运算放大器U5A的负向端与第十一电阻R11的一端连接，第十一电阻R11的另一端与OBD II诊断口的10脚连接；第十三电阻R13的一端与单片机IO控制引脚J1850-连接，另一端与第一三极管Q1的基极连接，第一三极管Q1的集极、第十二电阻R12的一端与OBD II诊断口的10脚连接，第十二电阻R12的另一端接+5V电源，第一三极管Q1的发射极接地；第十四电阻R14的一端与第二运算放大器U5B的输出端连接，另一端接+5V电源，第二运算放大器U5B输出端接单片机IO口；第二运算放大器U5B的正向输入端与第十五电阻R15的一端连接，第十五电阻R15的另一端与OBD II诊断口的2脚连接；第二运算放大器U5B的负向输入端、第十六电阻R16的一端与第十七电阻R17的一端连接，第十六电阻R16的另一端接+5V电源，第十七电阻R17的另一端接地。