[发明专利]测量外延图形偏移量的电学测试结构及其方法有效
| 申请号： | 201010575796.5 | 申请日： | 2010-12-06 |
| 公开（公告）号： | CN102097348A | 公开（公告）日： | 2011-06-15 |
| 发明（设计）人： | 顾学强 | 申请（专利权）人： | 上海集成电路研发中心有限公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 郑玮 |
| 地址： | 201210 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种测量外延图形偏移量的电学测试结构，包括：埋层，形成在半导体衬底表面；外延层，形成在半导体衬底表面；插栓区，等距形成在所述埋层表面的外延层内，并沿相同方向与所述埋层具有不同的预设偏移量；接触孔，形成在所述插栓区表面；以及在所述相邻插栓区上的接触孔处依次形成的第一导电连线、第二导电连线，和第三导电连线。所述测量外延图形偏移量的方法包括：对具有不同预设偏移量的电学测试结构分别进行电学测试。本发明通过利用电学测试结构测量外延图形偏移量，不仅使得测量精确度更高，而且可以有效减少外延后图形对外延前图形的套准误差。 | ||
| 搜索关键词： | 测量 外延 图形 偏移 电学 测试 结构 及其 方法 | ||
【主权项】：
一种测量外延图形偏移量的电学测试结构，其特征在于，所述测量外延图形偏移量的电学测试结构包括：埋层，形成在半导体衬底表面；外延层，形成在具有所述埋层的半导体衬底表面；插栓区，等距形成在所述埋层表面的外延层内，并沿相同方向与所述埋层具有不同的预设偏移量；接触孔，形成在所述插栓区表面；以及，在所述相邻插栓区上的接触孔处依次形成的第一导电连线、第二导电连线，和第三导电连线；插栓区沿相同方向偏移，并具有不同预设偏移量的各电学测试结构形成一电学测试结构组。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海集成电路研发中心有限公司，未经上海集成电路研发中心有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010575796.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
