[发明专利]一种基于DW8051核的SOC芯片的可重用验证装置和验证方法有效
| 申请号： | 201010525729.2 | 申请日： | 2010-10-29 |
| 公开（公告）号： | CN102043878A | 公开（公告）日： | 2011-05-04 |
| 发明（设计）人： | 袁东风;杨刚强;苗全;仝红红;黄权;徐祥桐 | 申请（专利权）人： | 山东大学 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 济南金迪知识产权代理有限公司 37219 | 代理人： | 王绪银 |
| 地址： | 250100 山*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种基于DW8051核的SOC芯片的可重用验证装置和验证方法，属于集成电路技术领域。装置包括PC上位机、现场可编程门阵列及外围电路，现场可编程门阵列和外围电路都与PC上位机连接；现场可编程门阵列用于模拟SOC芯片逻辑模型，SOC芯片逻辑模型包括存储器选择器、内部ROM存储器、ISP控制器、外部接口控制器、时钟复位模块和DW8051核共6个软件模块；SOC芯片逻辑模型由硬件描述语言编写的代码经过编译后下载到现场可编程门阵列实现；外围电路包括扩展的外部非易失性ROM模块、易失性SRAM模块、串行通讯口模块和SPI接口模块，JTAG模块。本发明在软件支持下，能够完成基于DW8051核的SOC芯片的验证，具有一定的通用性，灵活性，可重用性。 | ||
| 搜索关键词： | 一种 基于 dw8051 soc 芯片 重用 验证 装置 方法 | ||
【主权项】：
一种基于DW8051核的SOC芯片的可重用验证装置，其特征在于，该验证装置包括PC上位机、现场可编程门阵列及外围电路，现场可编程门阵列与外围电路连接，现场可编程门阵列和外围电路都与PC上位机连接；现场可编程门阵列用于模拟SOC芯片逻辑模型，SOC芯片逻辑模型包括存储器选择器、内部ROM存储器、ISP控制器、外部接口控制器、时钟复位模块和DW8051核共6个软件模块；SOC芯片逻辑模型由硬件描述语言编写的代码经过编译后下载到现场可编程门阵列实现；外围电路包括扩展的外部非易失性ROM模块、易失性SRAM模块、串行通讯口模块和SPI接口模块，JTAG模块，其中外部非易失性ROM模块先与编程器相连再与PC上位机相连，SPI接口模块先与编程器相连再与PC上位机相连；外围设备与现场可编程门阵列相连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于山东大学，未经山东大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010525729.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种减小版图文件大小的方法
- 下一篇：电力机车最优布线路径的评价选择方法
