[发明专利]一种基于DW8051核的SOC芯片的可重用验证装置和验证方法

说明书

技术领域

本发明涉及一种基于DW8051核的SOC芯片可重用验证装置和验证方法，属于集成电路技术领域。

背景技术

SOC是微电子设计领域的一场革命，与传统的板级电路不同，SOC设计结合数字和模拟技术，利用IP核可重用技术和深亚微米技术，将I/O、各种转换器件、存储器和微处理器集成在同一芯片内，甚至将电源和电源驱动电路也集成在同一芯片中，从而在一个芯片上实现信号采集、转换、存储、处理和I/O等复杂的系统功能，能够实现系统集成度高、速度快、功耗低，成本低、开发周期短等很多普通IC没有的优点。随着SOC技术的使用和发展，SOC成为当前集成电路设计领域研究的热点课题。

由于SOC系统设计是基于之前已通过设计验证的IP核的重用和选择，因此其验证关注的焦点是整个SOC芯片各模块互联的功能验证，而不是单个模块的功能验证。因此尽管SOC技术为集成电路的设计带来了诸多优点，但同时也为如何有效的验证这些越来越复杂的SOC带来了更大的挑战。如何缩短验证时间、提高验证效率和质量以缩短芯片的上市时间成为SOC设计领域的热点。

验证技术作为SOC的支持技术，理论上和技术上都在不断的完善中，是伴随着SOC技术的发展而发展的。

由于现场可编程门阵列(FPGA)和SOC芯片的区别性，SOC芯片内部的ROM和FPGA内部的ROM时序会有稍微的差别，不能保证经过FPGA验证的源程序会一次成功，因此需要采取一定的保护措施，采用多种启动方式，如外部ROM启动，外部ROM和SRAM在线调试等，以增加芯片的成功率。

DW8051核是Synopsys公司Design Ware库中的一个成熟的IP核，基于该IP核设计的SOC系统具有稳定性高，可扩展能力强，开发周期短，应用范围广等优点。

发明内容

本发明针对SOC系统的验证难问题，同时考虑到DW8051核的广泛应用，提供了一种基于DW8051核的SOC芯片的可重用验证装置和验证方法，具有效率高，时间短和易于设计等优点。

一种基于DW8051核的SOC芯片的可重用验证装置，验证装置包括PC上位机、现场可编程门阵列及外围电路，现场可编程门阵列与外围电路连接，现场可编程门阵列和外围电路都与PC上位机连接；现场可编程门阵列用于模拟SOC芯片逻辑模型，SOC芯片逻辑模型包括存储器选择器、内部ROM存储器、ISP控制器、外部接口控制器、时钟复位模块和DW8051核共6个软件模块；SOC芯片逻辑模型由硬件描述语言编写的代码经过编译后下载到现场可编程门阵列实现；外围电路包括扩展的外部非易失性ROM模块、易失性SRAM模块、串行通讯口模块和SPI接口模块，JTAG模块，其中外部非易失性ROM模块先与编程器相连再与PC上位机相连，SPI接口模块先与编程器相连再与PC上位机相连；外围设备与现场可编程门阵列相连。

所述的现场可编程门阵列是Altera公司的Cyclone II EP2C20。

所述的外部非易失性ROM模块、易失性SRAM模块和串行通讯口模块分别是ATMEL的AT28BV256，ISSI的IS61LV256AL和MAX3232。

所述的SPI接口模块是一个电压转换电路，如图5所示。

上述验证装置的验证方法如下：

1)模块级验证：对SOC芯片逻辑模型中的每个模块输入测试激励，根据测试响应来判断每个模块能否正常工作；

2)系统级原型仿真验证：将外部设备的功能模型和SOC芯片逻辑模型组成一个整体，通过输入测试激励得到测试响应，来判断SOC系统的整体特性是否正常；其中外部设备的功能模型是用来模拟外部器件功能的软件模块，模拟外部器件功能的软件模块由硬件描述语言编写。

3)现场可编程门阵列原型验证：将C语言编写的源程序的目标代码放入内部ROM模块中，并将启动端设为0，利用PC上位机将编译好的代码通过QuartusII软件下载到现场可编程门阵列中，结合外部的实际电路验证硬件描述语言编写的代码的可行性，同时利用QuartusII软件的SignalTapII嵌入式逻辑分析仪观察现场可编程门阵列中的内部信号，便于调试；

4)现场可编程门阵列外部ROM启动方式验证：将WELLON_VP190编程器与外部非易失性ROM相连，利用PC上位机的下载编程器软件将C语言编写的源程序的目标代码下载到外部非易失性ROM中，并将启动端设为1，然后利用上位机的QuartusII软件将编译好的由硬件描述语言编写的代码通过JTAG模块下载到现场可编程门阵列中，上电运行即可实现外部ROM启动方式验证；