[发明专利]堆叠及对位多个集成电路的方法及系统有效
| 申请号： | 201010106642.1 | 申请日： | 2010-01-22 |
| 公开（公告）号： | CN101853778A | 公开（公告）日： | 2010-10-06 |
| 发明（设计）人： | 卿恺明 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L21/77 |
| 代理公司： | 隆天国际知识产权代理有限公司 72003 | 代理人： | 姜燕;邢雪红 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种堆叠及对位多个集成电路的方法及系统。该方法包含提供一具有至少一漏斗形插槽的第一集成电路，提供一第二集成电路，将第二集成电路至少一突出部与该至少一漏斗形插槽进行对位，以及将该第一集成电路与该第二集成电路进行结合。该系统包含具有至少一漏斗形插槽的第一集成电路，金属化扩散阻障层配置于该漏斗形插槽的内部，以及一第二集成电路，其中该至少一漏斗形插槽用以承接该第二集成电路的一突出部。由于插槽具有漏斗形状允许该上芯片或晶片及该下芯片或晶片进行主动对位，符合所需的精确度，因此降低该上及下芯片或晶片及受损的风险以及该堆叠及结合程序的所有成本。 | ||
| 搜索关键词： | 堆叠 对位 集成电路 方法 系统 | ||
【主权项】：
一种堆叠及对位多个集成电路的方法，包含：提供一第一集成电路包含多个金属层，该第一集成电路具有至少一漏斗形插槽；提供一第二集成电路，该第二集成电路具有至少一突出部；将该至少一突出部与该至少一漏斗形插槽进行对位；以及将该第一集成电路与该第二集成电路进行结合。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010106642.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
