[发明专利]高速感测放大器阵列以及用于非易失性存储器的方法有效
| 申请号： | 200980129692.7 | 申请日： | 2009-04-01 |
| 公开（公告）号： | CN102113057A | 公开（公告）日： | 2011-06-29 |
| 发明（设计）人： | 浩·T·古延;梅文龙;李升弼;张芳林;王琪铭 | 申请（专利权）人： | 桑迪士克公司 |
| 主分类号： | G11C16/26 | 分类号： | G11C16/26;G11C11/56 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 黄小临 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 给出了感测电路，用于感测在被并行感测的一组非易失性存储器单元中的存储器单元的传导电流并且将其结果提供给数据总线。预充电电路耦接至节点，用于将该节点预充电至初始电压。中间电路也耦接至该节点并可连接至该存储器单元，由此来自该预充电电路的电流可以被供应至该存储器单元。该电路还包括比较器电路，用以通过在该节点处放电的速率来进行对所述传导电流的确定；数据锁存器，耦接至该比较器电路，用以保持所述确定的结果；以及传输门，耦接至该数据锁存器，用以将锁存在其中的结果与该节点相独立地提供给所述数据总线。此布置改善了感测性能，并且可以有助于消除在感测期间模拟感测路径上的噪声并减小切换电流。 | ||
| 搜索关键词： | 高速 放大器 阵列 以及 用于 非易失性存储器 方法 | ||
【主权项】：
一种感测电路，用于感测被并行感测的一组非易失性存储器单元中的存储器单元的传导电流并且将其结果提供给数据总线，该感测电路包括：节点；预充电电路，耦接至所述节点，用于将所述节点预充电至初始电压；中间电路，耦接至所述节点并可连接至所述存储器单元，由此来自所述预充电电路的电流能够被供应至所述存储器单元；比较器电路，耦接至所述节点，以通过在所述节点处放电的速率来进行对所述传导电流的确定；数据锁存器，耦接至所述比较器电路，用以保持所述确定的结果；以及传输门，耦接至所述数据锁存器，用以将锁存在其中的结果与所述节点相独立地提供给所述数据总线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于桑迪士克公司，未经桑迪士克公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980129692.7/，转载请声明来源钻瓜专利网。
- 上一篇：用于触屏手机虚拟键盘的手指按键判断方法
- 下一篇：放射线照相图像捕获系统
