[发明专利]高速感测放大器阵列以及用于非易失性存储器的方法

权利要求书

1.一种感测电路，用于感测被并行感测的一组非易失性存储器单元中的存储器单元的传导电流并且将其结果提供给数据总线，该感测电路包括：

节点；

预充电电路，耦接至所述节点，用于将所述节点预充电至初始电压；

中间电路，耦接至所述节点并可连接至所述存储器单元，由此来自所述预充电电路的电流能够被供应至所述存储器单元；

比较器电路，耦接至所述节点，以通过在所述节点处放电的速率来进行对所述传导电流的确定；

数据锁存器，耦接至所述比较器电路，用以保持所述确定的结果；以及

传输门，耦接至所述数据锁存器，用以将锁存在其中的结果与所述节点相独立地提供给所述数据总线。

2.如权利要求1所述的感测电路，其中能够与将锁存的结果供应给所述数据总线同时地对所述预充电电路充电。

3.如权利要求1所述的感测电路，其中：

该组中的每个存储器单元可被相关联的位线访问；以及

所述中间电路耦接至该相关联的位线。

4.如权利要求1所述的感测电路，其中该组非易失性存储器单元是快闪EEPROM的一部分。

5.如权利要求4所述的感测电路，其中快闪EEPROM是NAND类型的。

6.如权利要求1所述的感测电路，其中各个非易失性存储器单元每个包含电荷存储元件。

7.如权利要求6所述的感测电路，其中所述电荷存储元件是浮置栅极。

8.如权利要求6所述的感测电路，其中所述电荷存储元件是电介质层。

9.如权利要求1所述的感测电路，其中所述非易失性存储器单元被包含在存储器卡中。

10.如权利要求1所述的感测电路，其中所述比较器电路通过将所述传导电流与参考值相比较来进行所述确定。

11.如权利要求1所述的感测电路，其中与所述中间电路中的切换电平相独立地，将锁存在所述数据锁存器中的结果供应给所述数据总线。

12.一种感测被并行感测的一组非易失性存储器单元中的第一存储器单元的传导电流并且将其结果提供给数据总线的方法，包括：

提供可被一个或多个存储器单元经由中间电路访问的节点；

将该节点预充电至初始电压，用于第一感测操作；

经由所述中间电路，通过所述存储器单元中的第一存储器单元对该节点放电；

通过对该节点的所述放电的速率来测量经过所述第一存储器单元的传导电流；

锁存所述测量的结果；

将锁存的结果输出至数据总线；以及

在所述锁存之后但在完成所述输出之前，预充电该节点，用于第二感测操作。

13.如权利要求12所述的方法，其中该组中的每个存储器单元可被相关联的位线访问，该方法还包括：

在所述放电之前，将所述中间电路耦接至所述存储器单元中的第一存储器单元的相关联的位线。

14.如权利要求12所述的方法，其中该组非易失性存储器单元是快闪EEPROM的一部分。

15.如权利要求14所述的方法，其中快闪EEPROM是NAND类型的。

16.如权利要求12所述的方法，其中各个非易失性存储器单元每个包含电荷存储元件。

17.如权利要求16所述的方法，其中所述电荷存储元件是浮置栅极。

18.如权利要求16所述的方法，其中所述电荷存储元件是电介质层。

19.如权利要求12所述的方法，其中所述测量包括将所述传导电流与参考值相比较。

20.如权利要求12所述的方法，其中与所述中间电路中的切换电平相独立地，将锁存的结果的输出供应给所述数据总线。