[发明专利]顺应高信号电平的输入/输出电路有效
申请号: | 200980126571.7 | 申请日: | 2009-07-22 |
公开(公告)号: | CN102089973A | 公开(公告)日: | 2011-06-08 |
发明(设计)人: | 维贾伊·尚卡尔;阿贝克·古普塔;瓦伊什纳瓦·斯里尼瓦斯;维韦卡·莫汉 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | H03K19/00 | 分类号: | H03K19/00 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 宋献涛 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种电平移位器(410),其具有至少两个下拉电路(M1、M2、412或M3、M4、422)。所述电路是由电子组件制成,所述电子组件具有小于由所述电平移位器输出的最大信号电平的可靠性限度。所述电平移位器还具有耦合到所述下拉电路(M1、M2、412或M3、M4、422)的计时电路(411、421)。所述计时电路(411、421)控制将输入信号(input、input_n)施加到所述下拉电路的时间,从而防止由所述电子组件经历的端子到端子信号电平超出所述可靠性限度。 | ||
搜索关键词: | 顺应 信号 电平 输入 输出 电路 | ||
【主权项】:
一种电平移位器,其包含:上拉电路或下拉电路中的至少一者,其包含电子组件,所述电子组件具有小于由所述电平移位器输出的最大信号电平的可靠性限度;以及计时电路,其耦合到所述上拉电路或所述下拉电路中的所述至少一者,所述计时电路可操作以控制将输入信号施加到所述上拉电路或所述下拉电路中的所述至少一者的时间,从而防止由所述电子组件经历的端子到端子信号电平超出所述可靠性限度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200980126571.7/,转载请声明来源钻瓜专利网。