[实用新型]高精度四象限乘法器有效
| 申请号： | 200920305074.0 | 申请日： | 2009-06-25 |
| 公开（公告）号： | CN201497978U | 公开（公告）日： | 2010-06-02 |
| 发明（设计）人： | 王振铎;郑立登 | 申请（专利权）人： | 福建敏讯电气科技有限公司 |
| 主分类号： | G06F7/44 | 分类号： | G06F7/44;G01R21/133 |
| 代理公司： | 福州元创专利商标代理有限公司 35100 | 代理人： | 蔡学俊 |
| 地址： | 350003 福建省福州*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种高精度四象限乘法器，包括第一路A/D转换器、第二路A/D转换器及可编程逻辑门阵列FPGA，其特征在于：所述的可编程逻辑门阵列FPGA包括高通滤波器[1][2]、低通滤波器、相位调整及乘法器；所述的第一路A/D转换器的输出端经过高通滤波器[1]与乘法器相连，所述的第二路A/D转换器的输出端依次经过高通滤波器[2]、相位调整与乘法器相连接，所述的乘法器的输出端与低通滤波器相连。本实用新型采用可编程逻辑门阵列FBGA器件，全数字化实现高通滤波器、低通滤波器、相位调整、高精度乘法器功能，提高了实时性和稳定性、同时具有使用元器件少、电路简单等特点。 | ||
| 搜索关键词： | 高精度 象限 乘法器 | ||
【主权项】：
一种高精度四象限乘法器，包括第一路A/D转换器、第二路A/D转换器及可编程逻辑门阵列FPGA，其特征在于：所述的可编程逻辑门阵列FPGA包括高通滤波器[1][2]、低通滤波器、相位调整及乘法器；所述的第一路A/D转换器的输出端经过高通滤波器[1]与乘法器相连，所述的第二路A/D转换器的输出端依次经过高通滤波器[2]、相位调整与乘法器相连接，所述的乘法器的输出端与低通滤波器相连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福建敏讯电气科技有限公司，未经福建敏讯电气科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200920305074.0/，转载请声明来源钻瓜专利网。
- 上一篇：计算器及计算器数组
- 下一篇：一种缩分器快速拆出机构
