[实用新型]高精度四象限乘法器

说明书

技术领域

本实用新型涉及可编程逻辑器件数字器号处理领域，特别是涉及电能测量技术中的一种高精度四象限乘法器。

背景技术

在电能测量技术领域中，经常需要对电压和电流两路信号进行乘法运算得到功率。早期，采用模拟电路实现两电压电流信号的乘积，电路复杂、可靠性差；中期，随着电子技术和微处理器的发展，为了克服模拟电路这一缺点，使用模数转化器(ADC)将模拟信号量化为数字信号，在微处理器中实现高通滤波、低通滤波、相位调整、乘法器，这种方法虽然在某些场合可以得到较高的精度，但是由于微处理器在处理复杂运算法时不可避免地存在时延和滞后性，在快速变化的应用场合，实时性达不要求；现在随着大规模可编程逻辑器件FPGA的发展，经过ADC量化后信号通过FPGA数字信号处理实现高精度四象限乘法器，这种方法可以得到较高的精度、适时性和稳定性。

习知的技术中一种高精度四象限精密乘法器硬件原理框图如图1所示，其输入端第一路模拟信号和第二路模拟信号经过模数转换器得到较高频的数字信号，但是在模数转换过程中会引入失调电压，输出频谱如图2所示，这样在模数转换器的输出不仅有线频率信号，还有失调电压，因此在乘法器的输出结果中就会叠加该失调电压，给乘法器的乘积结果带来了不可消除的误差。

为了消除这一误差，传统的技术方案在第一通道模数转换器及乘法器之间添加一高通滤波器HPF(如图3所示)，第一通道高通滤波器HPF的输出频谱如图4所示，第二通道乘法器之前的频谱仍为图2所示，而乘法器的输出如图5所示，频谱中包含直流乘积，二次谐波和第一通道的线频率信号与第二通道的失调电压相乘得到的线频率分量，但不包含额外的失调电压，线频率分量和2次谐波可以通过低通滤波器LPH滤除。由于高通滤波器HPF一般用IIR(无限冲激响应)实现，引入了额外的相位差，这样又会给乘积结果带来误差。

发明内容

为了克服上述技术的不足，本实用新型的目的是提供一种高精度四象限乘法器，其电路简单，具有较高的实时性、稳定性。

本实用新型是这样实现的，一种高精度四象限乘法器，包括第一路A/D转换器、第二路A/D转换器及可编程逻辑门阵列FPGA，其特征在于：所述的可编程逻辑门阵列FPGA包括高通滤波器[1][2]、低通滤波器、相位调整及乘法器；所述的第一路A/D转换器的输出端经过高通滤波器[1]与乘法器相连，所述的第二路A/D转换器的输出端依次经过高通滤波器[2]、相位调整与乘法器相连接，所述的乘法器的输出端与低通滤波器相连。

本实用新型采用可编程逻辑门阵列FBGA器件，全数字化实现高通滤波器、低通滤波器、相位调整、高精度乘法器功能，提高了实时性和稳定性、同时具有使用元器件少、电路简单等特点。

附图说明

图1是一种现有高精度四象限精密乘法器的硬件原理框图。

图2是图1输出频谱示意图。

图3是图1加入高通滤波器的硬件原理框图。

图4是图3第一通道高通滤波器HPF的输出频谱示意图。

图5是图3乘法器输出的频谱示意图。

图6是本实用新型实施例一的硬件原理框图。

图7是检测信号经实施例一滤波后的频谱示意图。

具体实施方式

下面结合附图及实施例对本发明做进一步说明。

如图1所示，本实用新型提供一种高精度四象限乘法器，包括第一路A/D转换器、第二路A/D转换器及可编程逻辑门阵列FPGA，其特征在于：所述的可编程逻辑门阵列FPGA包括高通滤波器[1][2]、低通滤波器、相位调整及乘法器；所述的第一路A/D转换器的输出端经过高通滤波器[1]与乘法器相连，所述的第二路A/D转换器的输出端依次经过高通滤波器[2]、相位调整与乘法器相连接，所述的乘法器的输出端与低通滤波器相连。

所述的第一路A/D转换器和第二路A/D转换器可以是16位转换器。

可见本实用新型通过传感器采集要检测的信号，经过A/D转换芯片以后转换为数字信号，将数字信号输入FPGA芯片中，FPGA芯片采用IIR数字滤波算法对输入信号进行处理，将高通滤波处理后信号经过FPGA程序高精度延时来实现两通道的相位匹配，将匹配的的两路信号进行乘法运算，再过低通滤波器得到高精度的两路信号的乘积，通过图5和图7的对比，我们就可以直观的分析滤波效果。

本实用新型全数字化实现高通滤波器、低通滤波器、相位调整、高精度乘法器功能，提高了实时性和稳定性、同时具有使用元器件少、电路简单等特点。

以上所述仅为本实用新型的较佳实施例，凡依本实用新型申请专利范围所做的均等变化与修饰，皆应属本实用新型的涵盖范围。