[实用新型]一种列控中心通信接口设备无效
| 申请号： | 200920246774.7 | 申请日： | 2009-11-02 |
| 公开（公告）号： | CN201604665U | 公开（公告）日： | 2010-10-13 |
| 发明（设计）人： | 叶峰;徐松;张文彬;何刚;杨光伦;孙可;余学虎;王一民;侯石岩;孙永来;谭晓光 | 申请（专利权）人： | 北京全路通信信号研究设计院;北京新松佳和电子系统股份有限公司 |
| 主分类号： | B61L27/00 | 分类号： | B61L27/00 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 逯长明;王宝筠 |
| 地址： | 100073 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种列控中心通信接口设备，包括至少两个中心处理器CPU子系统及一个外部同步时钟，各CPU子系统具有各自的CPU、工业标准体系结构ISA总线及CAN总线，各CPU之间具有双口随机存取存储器RAM；其中，所述中心处理器CPU，用于从CAN总线或ISA总线上接收数据，各CPU分别对接收到的数据进行协议转换，通过双口RAM对协议转换结果进行交叉比较，如果一致，将各自的协议转换结果分别送到相应的ISA总线或CAN总线上输出，并输出生命信号；所述外部同步时钟，用于推动输入输出各CPU的数据保持同步。通过本实用新型，能够使协议转换功能独立出来，从整体上提高系统性能，增加MPU处理能力富余量。 | ||
| 搜索关键词： | 一种 中心 通信 接口 设备 | ||
【主权项】：
一种列控中心通信接口设备，其特征在于，包括至少两个中心处理器CPU子系统及一个外部同步时钟，各CPU子系统具有各自的CPU、工业标准体系结构ISA总线及CAN总线，各CPU之间具有双口随机存取存储器RAM；其中，所述中心处理器CPU，用于对从CAN总线或ISA总线上接收到的数据进行协议转换，所述双口RAM，用于对各CPU的协议转换结果进行交叉比较；所述ISA总线及CAN总线，用于当所述比较结果一致时，将各自的协议转换结果输出，并输出生命信号；所述外部同步时钟，用于推动输入输出各CPU的数据保持同步。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京全路通信信号研究设计院;北京新松佳和电子系统股份有限公司，未经北京全路通信信号研究设计院;北京新松佳和电子系统股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200920246774.7/，转载请声明来源钻瓜专利网。
- 上一篇：防坠落式液压油缸
- 下一篇：电子装置及其电阻式触控面板
