[实用新型]用于编码调制信号的并行数字化相关处理器

摘要

本实用新型公开了一种用于编码调制信号的并行数字化相关处理器，它涉及通信领域中对编码调制信号的并行相关解调处理器。它由数据读取模块、数据缓冲模块、编码分路模块、累加器模块、增益控制模块、时序控制模块和数据输出模块等部件组成。它能实现对编码调制雷达回波视频信号的并行数字化相关处理。本实用新型具有可靠性高、成本低、体积小等优点，特别适用于小型化编码调制信号连续波雷达中作视频信号数字化处理装置。

主权项

1、一种用于编码调制信号的并行数字化相关处理器，它包括数据读取模块(1)、数据缓冲模块(2)、增益控制模块(5)、时序控制模块(6)、数据输出模块(7)、电源(17)，其特征在于：还包括编码分路模块(3)、累加器模块(4)，所述的数据读取模块(1)的出端通过数据线依次串接数据缓冲模块(2)、累加器模块(4)、增益控制模块(5)后与数据输出模块(7)的入端连接，累加器模块(4)另一输入端与编码分路模块(3)的出端连接，时序控制模块(6)的三个出端分别与数据缓冲模块(2)、编码分路模块(3)、数据输出模块(7)的时序入端并接，时钟CLK分别与编码分路模块(3)、累加器模块(4)的时钟入端并接，电源(17)出端+V电压端分别与各模块相应电源端连接。