[发明专利]一种沟槽金属氧化物半导体场效应管的制造方法有效
申请号: | 200910253440.7 | 申请日: | 2009-12-10 |
公开(公告)号: | CN102097378A | 公开(公告)日: | 2011-06-15 |
发明(设计)人: | 谢福渊 | 申请(专利权)人: | 力士科技股份有限公司 |
主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L21/336;H01L27/088;H01L29/78;H01L29/06 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 逯长明 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种沟槽金属氧化物半导体场效应管的制造方法,根据本发明的沟槽金属氧化物半导体场效应管其外延层中沟槽栅的底部相对与沟槽栅的侧壁具有较厚的绝缘层。本发明的制造方法避免了现有技术中利用LOCOS方法生长沟槽栅底部较厚绝缘层所产生的鸟喙效应。同时,根据本发明的浅沟槽金属氧化物半导体场效应管具有较低的Qgd和较低的Rds。 | ||
搜索关键词: | 一种 沟槽 金属 氧化物 半导体 场效应 制造 方法 | ||
【主权项】:
一种沟槽金属氧化物半导体场效应管的制造方法,其特征在于,包括:在衬底上形成外延层以及在外延层上表面提供一层硬膜的工序;在所述硬膜的上表面提供沟槽掩模板以及刻蚀所述硬膜和所述外延层形成所述多个沟槽的工序;形成牺牲氧化层以及通过移除该牺牲氧化层消除刻蚀过程引入缺陷的工序;在所述多个沟槽的内表面形成屏蔽氧化层的工序;进行与所述外延层相同导电类型掺杂剂的离子注入的工序;移除所述屏蔽氧化层和所述硬膜的工序;在所述多个沟槽的内表面和所述外延层的上表面形成氧化层作为第一绝缘层的工序;在所述第一绝缘层上形成未掺杂的多晶硅层或非晶硅层的工序;在所述未掺杂的多晶硅层或非晶硅层上形成氮化物层的工序;对所述氮化物层进行各向异性刻蚀仅保留位于所述多个沟槽侧壁的氮化物层的工序;和对位于所述多个沟槽底部和所述外延层上表面的未掺杂的多晶硅层或非晶硅层进行氧化形成氧化层的工序,使得位于所述多个沟槽底部和所述外延层上表面的氧化层的厚度大于沿所述多个沟槽侧壁的氧化层的厚度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力士科技股份有限公司,未经力士科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910253440.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造