[发明专利]一种沟槽金属氧化物半导体场效应管的制造方法有效

申请号：	200910253440.7	申请日：	2009-12-10
公开（公告）号：	CN102097378A	公开（公告）日：	2011-06-15
发明（设计）人：	谢福渊	申请（专利权）人：	力士科技股份有限公司
主分类号：	H01L21/8234	分类号：	H01L21/8234;H01L21/336;H01L27/088;H01L29/78;H01L29/06
代理公司：	北京集佳知识产权代理有限公司 11227	代理人：	逯长明
地址：	中国台***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种沟槽金属氧化物半导体场效应制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及一种半导体功率器件的单元结构、器件构造及工艺制造，特别涉及一种沟槽MOSFET(金属氧化物半导体场效应晶体管)的单元结构和工艺方法。

背景技术

为了解决传统沟槽金属氧化物半导体场效应管(MOSFET)具有较高栅电荷的问题，现有技术中揭示了一种依靠减小沟槽栅的深度(以下称浅沟槽MOSFET)来降低栅电荷的浅沟槽MOSFET结构，如图1A所示的N沟道沟槽MOSFET。然而，在刻蚀接触沟槽的过程中，由于多晶硅的刻蚀速率大于单晶硅的刻蚀速率，容易造成栅接触沟槽的深度Cdpoly(如图1A所示)约为源体接触沟槽的深度Cdsi(如图1A所示)的1.5倍。同时，由于外延层中沟槽栅的深度减小，因此在刻蚀栅接触沟槽109时，极易产生过刻蚀现象，即栅接触沟槽109传统沟槽栅的底部延伸入外延层，从而导致栅接触沟槽109中的金属插塞与漏极的短接。

现有技术的另一个不足之处是，从实验数据分析，如图2中位于上方的曲线所示，为了避免源漏电阻Rds的增大，沟槽栅的深度Td(如图1A所示)与体区的深度Pd(如图1A所示)之间的差值必须大于0.4μm，而这会造成沟槽栅与外延层之间直接接触的面积增大，从而导致栅漏电荷Qgd(如图1A所示)增大。

为了进一步降低Qgd，另一个现有技术(美国专利号：5,126,807)揭示了一种沟槽MOSFET结构，该沟槽MOSFET结构中，沟槽栅底部的栅极氧化层的厚度大于沟槽栅侧壁栅极氧化层的厚度(以下称沟槽栅底部具有“较厚氧化层”)，如图1B所示。然而，位于沟槽栅底部的较厚氧化层129是由对沟槽底部的硅进行局部氧化(LOCOS)而形成的，因此在位于侧壁氮化物130的底部处具有鸟喙效应(Bird’s Beak)区域131，这会导致沟槽栅底部拐角处的栅极氧化层过于薄弱从而引起击穿电压的减小。

因此，在半导体器件领域中，尤其是在沟槽MOSFET的设计和制造领域中，需要提供一种新颖的单元结构、器件构造和制造方法以解决上述的困难和设计局限。

发明内容

本发明克服了现有技术中存在的缺点，提供了一种沟槽金属氧化物半导体场效应晶体管的制造方法，从而保证器件具有较低的源漏电阻(Rds)、较小的栅漏电荷(Qgd)和较大的击穿电压。

根据本发明的实施例，提供了一种浅沟槽金属氧化物半导体场效应管(MOSFET)的制造方法，包括：

(a)在衬底上形成外延层以及在外延层上表面提供一层硬膜的工序；

(b)在所述硬膜的上表面提供沟槽掩模板以及刻蚀所述硬膜和所述外延层形成所述多个沟槽的工序；

(c)形成牺牲氧化层以及通过移除该牺牲氧化层消除刻蚀过程引入缺陷的工序；

(d)在所述多个沟槽的内表面形成屏蔽氧化层的工序；

(e)进行与所述外延层相同导电类型掺杂剂的离子注入的工序；

(f)移除所述屏蔽氧化层和所述硬膜的工序；

(g)在所述多个沟槽的内表面和所述外延层的上表面形成氧化层作为第一绝缘层的工序；

(h)在所述第一绝缘层上形成未掺杂的多晶硅层或非晶硅层的工序；