[发明专利]逆位序地址产生器

摘要

本发明属于半导体集成电路技术领域，特别涉及一种逆位序地址产生器，以解决16～1024点FFT运算中存储器地址的乱序问题，使得最终运算结果的数据输出是顺序的。逆位序地址产生器由专用译码逻辑单元、运算长度标识产生器单元、顺序中间地址产生单元和逆位序地址产生单元组成。其中顺序中间地址产生单元和逆位序地址产生单元均采用选择器构成，不仅在结构上比较简捷，而且在速度上也具有较大的优越性，并且硬件结构简单可以使用在不同的应用环境中，并取得了较好的实际效果。

主权项

一种逆位序地址产生器，其特征在于包括：专用译码逻辑单元、运算长度标识产生器单元、顺序中间地址产生单元和逆位序地址产生单元；单次变换长度CR<10>、CR<9>、CR<8>作为专用译码逻辑单元的输入信号，CLK是时钟信号，它们通过组合和译码逻辑电路共同产生了各级选择器的选择信号K1、K2、K3、K4、K5、K6、K7、K8、K9、K10；运算长度标识产生器单元根据输入的单次变换长度CR<10>、CR<9>、CR<8>的不同取值，产生不同的运算长度标识信号S2、S1、S0；顺序中间地址产生单元由四级选择器组成，以产生顺序中间地址信号OUT<9>、OUT<8>、…、OUT<0>，它的输入信号是计数器的10位正常计数值，长度标识信号S2、S1、S0和选择信号K1、K2、K3、K4、K5、K6、K7、K8、K9、K10作为四级选择器的选择信号，其中第一级选择器的选择信号是运算长度标识信号S2、S1、S0，第二级选择器由K1、K2、K3进行选择，第三级选择器由K4、K5、K6、K7进行选择，第四级选择器由K8、K9、K10进行选择；逆位序地址产生单元由六级选择器组成，顺序中间地址OUT<9>、OUT<8>、…、OUT<0>是它的输入信号，运算长度标识信号S2、S1、S0作为每个选择器的选择信号，第一、四级选择器由S1进行选择，第二、五级选择器由S0进行选择，第三、六级选择器由S2进行选择，经选择器的选择变换便产生了逆位序地址信号AD<9>、AD<8>、…、AD<0>。