[发明专利]一种半导体器件及其制造方法有效

专利信息
申请号: 200910244134.7 申请日: 2009-12-29
公开(公告)号: CN102110651A 公开(公告)日: 2011-06-29
发明(设计)人: 骆志炯;朱慧珑;尹海洲 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L21/8238 分类号: H01L21/8238;H01L21/28;H01L27/092;H01L29/51
代理公司: 北京市立方律师事务所 11330 代理人: 张磊
地址: 100029 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体器件及其制造方法,所述方法在形成栅堆叠后,在PMOS栅堆叠的侧壁形成第二侧墙缓冲层,所述第二侧墙缓冲层由疏松的低k介质材料形成;而后形成器件的侧墙及源漏/halo区和源、漏极区;而后在氧环境中高温退火,以使氧气环境中的氧气通过所述第二侧墙缓冲层扩散到所述第二栅堆叠的高k栅介质层中。通过本发明不仅降低PMOS的阈值电压,且不影响NMOS器件的阈值电压,而且还可以避免传统工艺去除PMOS侧墙时对栅极及衬底的损伤,从而有效提高器件的整体性能。
搜索关键词: 一种 半导体器件 及其 制造 方法
【主权项】:
一种制造半导体器件的方法,所述方法包括:提供具有NMOS区域和PMOS区域的半导体衬底,其中所述NMOS区域与所述PMOS区域相互隔离;在所述NMOS区域的半导体衬底上形成第一栅堆叠,在所述PMOS区域的半导体衬底上形成第二栅堆叠,其中所述第一栅堆叠的形成包括形成第一高k栅介质层和其上的第一金属栅电极,所述第二栅堆叠的形成包括形成第二高k栅介质层和其上的第二金属栅电极;在所述第二栅堆叠的侧壁形成第二侧墙缓冲层,其中所述第二侧墙缓冲层采用低k介质材料形成;在所述第一栅堆叠的侧壁形成第一侧墙,并且在所述第二侧墙缓冲层的侧壁形成第二侧墙;在所述半导体衬底中分别形成属于NMOS区域和PMOS区域的源/漏延伸区和/或halo区以及源极区和漏极区;对所述器件在氧气环境进行退火,以使氧气环境中的氧气通过所述第二侧墙缓冲层扩散到所述第二栅堆叠的第二高k栅介质层中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200910244134.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top