[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明通常涉及一种半导体器件及其制造方法，具体来说，涉及一种可以降低高k栅介质/金属栅器件的PMOS阈值电压的器件及其制造方法。

背景技术

随着半导体技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。32/22纳米工艺集成电路核心技术的应用已经成为集成电路发展的必然趋势，也是国际上主要半导体公司和研究组织竞相研发的课题之一。以“高k栅介质/金属栅”技术为核心的CMOS器件栅工程研究是32/22纳米技术中最有代表性的核心工艺，与之相关的材料、工艺及结构研究已在广泛的进行中。

对于将高k栅介质材料和金属栅集成在一起的器件，实现了具有高迁移率沟道的晶体管，但是由于在集成中的高温处理，使金属和高k绝缘材料交界面的性质发生改变，引起了高k栅介质材料中的氧空位，这使PMOS的阈值电压升高，进而降低了器件的可靠性，如何有效控制PMOS阈值电压是“高k栅介质/金属栅”器件的首要问题。目前降低“高k栅介质/金属栅”器件PMOS阈值电压的一种方法是氧扩散的方法(Symposium on VLSItechnology Digest of Technical Papers，2009)，该方法是将侧墙去除后，从高k/金属栅的侧壁扩散氧到高k栅介质材料中，但这种方法需要将侧墙去除，去除侧墙在工艺上比较难控制，会对栅介质层、栅电极以及源/漏区衬底等造成损伤，进而影响器件的性能。

因此，需要提出一种能够降低PMOS器件的阈值电压，且不会对器件造成损伤的制造半导体器件的方法及其器件结构。

发明内容

鉴于上述问题，本发明提供了一种制造所述半导体器件的方法，所述方法包括：提供具有NMOS区域和PMOS区域的半导体衬底，其中所述NMOS区域与所述PMOS区域相互隔离；在所述NMOS区域的半导体衬底上形成第一栅堆叠，在所述PMOS区域的半导体衬底上形成第二栅堆叠，其中所述第一栅堆叠的形成包括形成第一高k栅介质层和其上的第一金属栅电极，所述第二栅堆叠的形成包括形成第二高k栅介质层和其上的第二金属栅电极；在所述第二栅堆叠的侧壁形成第二侧墙缓冲层，其中所述第二侧墙缓冲层采用低k介质材料形成；在所述第一栅堆叠的侧壁形成第一侧墙，并且在所述第二侧墙缓冲层的侧壁形成第二侧墙；在所述半导体衬底中分别形成属于NMOS区域和PMOS区域的源/漏延伸区和/或halo区以及源极区和漏极区；对所述器件在氧气环境进行退火，以使氧气环境中的氧气通过所述第二侧墙缓冲层扩散到所述第二栅堆叠的第二高k栅介质层中。其中形成所述第二侧墙缓冲层的低k介质材料的相对介电常数小于3.5，形成所述第二侧墙缓冲层的低k介质材料包括：SiCOH、SiO或SiCO，所述第二侧墙缓冲层的厚度为大约1至100纳米。

本发明还提供了另一种制造所述半导体器件的方法，所述方法包括：提供具有NMOS区域和PMOS区域的半导体衬底，其中所述NMOS区域与所述PMOS区域相互隔离；在所述NMOS区域的半导体衬底上形成第一栅堆叠，在所述PMOS区域的半导体衬底上形成第二栅堆叠，其中所述第一栅堆叠的形成包括形成第一高k栅介质层和其上的第一金属栅电极，所述第二栅堆叠的形成包括形成第二高k栅介质层和其上的第二金属栅电极；在所述第二栅堆叠的侧壁形成第二侧墙缓冲层，其中所述第二侧墙缓冲层采用低k介质材料形成；在所述第一栅堆叠的侧壁形成第一侧墙，在所述第二侧墙缓冲层的侧壁形成第二侧墙；在所述半导体衬底中分别形成属于NMOS区域和PMOS区域的源/漏延伸区和/或halo区以及源极区和漏极区；去除所述第二侧墙；对所述器件在氧气环境进行退火，以使氧气环境中的氧气通过所述第二侧墙缓冲层扩散到所述第二栅堆叠的高k栅介质层中。其中形成所述第二侧墙缓冲层的低k介质材料的相对介电常数小于3.5，形成所述第二侧墙缓冲层的低k介质材料包括：SiCOH、SiO或SiCO，所述第二侧墙缓冲层的厚度为大约1至100纳米。