[发明专利]一种半导体器件及其制造方法

摘要

本发明是在栅极替代工艺(Replacement gate或Gate last)制备CMOS晶体管过程中，分别在NMOS器件区域和PMOS器件区域引入不同材料的高k栅介质层，这样不仅分别有效控制了NMOS器件和PMOS器件的阈值电压，减小了NMOS器件和PMOS器件的EOT值，还减小了NMOS器件电子载流子迁移率的退化。

主权项

一种半导体器件，包括：具有NMOS区域和PMOS区域的半导体衬底，其中所述NMOS区域与所述PMOS区域由隔离区相互隔离；形成于所述NMOS区域上的第一栅堆叠和形成于所述PMOS区域上的第二栅堆叠；其中，所述第一栅堆叠包括：第一界面层；在所述第一界面层上的第一高k栅介质层；在所述第一高k栅介质层上的第一金属栅极层；所述第二栅堆叠包括：第二界面层；在所述第二界面层上的第二高k栅介质层；在所述第二高k栅介质层上的第二金属栅极层；其中所述第一和第二高k栅介质层采用含有n型金属的氧化物材料形成，所述n型金属的氧化物的介电常数高于SiO2。