[发明专利]形成半导体器件的栅极的方法有效
| 申请号： | 200910140778.1 | 申请日： | 2009-05-15 |
| 公开（公告）号： | CN101604628A | 公开（公告）日： | 2009-12-16 |
| 发明（设计）人： | 车韩燮 | 申请（专利权）人： | 美格纳半导体有限会社 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 蔡胜有;吴亦华 |
| 地址： | 韩国忠清*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种用于形成半导体器件的栅极、特别是三栅极的方法。所述方法包括：在衬底上形成缓冲层和硬掩模；蚀刻所述硬掩模和所述缓冲层以形成硬掩模图案和缓冲图案；使用所述硬掩模图案作为蚀刻阻挡层，通过利用气相蚀刻工艺来部分蚀刻所述衬底以在所述衬底内形成间隔的第一和第二沟槽；形成掩埋绝缘层以填充所述第一和第二沟槽；移除所述硬掩模图案和所述缓冲图案；在所述第一沟槽和所述第二沟槽之间的所述衬底上形成栅极绝缘层；形成导电层以覆盖所述栅极绝缘层；和蚀刻所述导电层以形成栅电极。 | ||
| 搜索关键词： | 形成 半导体器件 栅极 方法 | ||
【主权项】：
1.一种用于形成半导体器件的三栅极的方法，所述方法包括：在衬底上形成缓冲层和硬掩模；蚀刻所述硬掩模和所述缓冲层以形成硬掩模图案和缓冲图案；利用所述硬掩模图案作为蚀刻阻挡层，通过气相蚀刻工艺部分地蚀刻所述衬底而在所述衬底内形成间隔开的第一和第二沟槽；形成掩埋绝缘层以填充所述第一和第二沟槽；移除所述硬掩模图案和所述缓冲图案；在所述第一沟槽和所述第二沟槽之间的所述衬底上形成栅极绝缘层；形成导电层以覆盖所述栅极绝缘层；和蚀刻所述导电层以形成栅电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美格纳半导体有限会社，未经美格纳半导体有限会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910140778.1/，转载请声明来源钻瓜专利网。
- 上一篇：用于燃料电池组的隔板及其制造方法
- 下一篇：按钮开关
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
