[发明专利]使用延迟电路的无时钟串行化

摘要

公开一种串行器，其包括用于每个串行位的寄存器和延迟电路。该串行器提供与数据比特的输出同时产生并输出的定时信号，确保数据比特和定时信号紧密的定时对准。不使用时钟。这允许解串器/接收器可靠地接收数据比特。每个说明性延迟电路被配置成触发下一个寄存器/延迟电路以输出下一个顺序的位及其定时信号。

主权项

一种串行器，包括：一系列单触发电路，所述单触发电路功能上连接在一起，使得每一个单触发触发随后的单触发；每一个单触发定义一个使能输出端，第一系列的通过门，每一个通过门具有耦合到数据比特的输入端，并且每一个通过门耦合到第一共同输出端；并且所述第一系列的通过门中的每一个具有耦合到对应的单触发输出端的使能输入端，其中当所述使能为真时耦合到所述通过门输入端的所述数据比特被传送到所述输出端；第二系列的通过门，每一个通过门具有绑定到一逻辑电平的输入端，并且每一个通过门耦合到第二共同输出端；其中每一个随后的通过门的逻辑电平输入在逻辑高和逻辑低之间交替，并且所述第二系列的通过门中的每一个具有耦合到对应的单触发输出端的使能输入，其中当所述使能是真时耦合到所述通过门输入端的所述逻辑电平被传送到所述输出端，并且其中当第一触发被激活时，一系列信号沿出现在所述第二共同输出端处并且同时一系列数据比特被传送到所述第一共同输出端。