[实用新型]数字辅助PLL锁相环电路

摘要

本实用新型涉及一种控制电路，尤其是指一种数字辅助PLL锁相环电路。该电路由鉴频鉴相器、低通滤波器、压控振荡器、递减计数器、窗口上下限、设定初始值部分组成。其中，递减计数器、窗口上下限、设定初始值三部分构成一个数字辅助功能，数字辅助单独提供一个控制，通过数字编码提供一个锁相窗口，使得VCO的频率落在锁相环的锁相窗口之内。这样既加快了锁定频率的速度，也避免了失锁的问题。

主权项

1、一种数字辅助PLL锁相环电路，包括鉴频鉴相器、低通滤波器、压控振荡器、递减计数器、窗口上下限设定电路、初始值设定电路；其特征是：鉴频鉴相器的两端输入分别为参考频率和压控振荡器输出频率；鉴频鉴相器的输出端接低通滤波器的输入端；低通滤波器的输出端接压控振荡器的输入端；压控振荡器的输出接递减计数器的输入端；初始值设定电路由外部提供一组决定锁相窗口的数字编码，初始值设定电路的输出接递减计数器的置位端；递减计数器的输出端接窗口上下限设定电路的输入端；窗口上下限电路的输出端接低通滤波器的冲放电控制部分；其中，初始值设定电路按照提供给数字辅助PLL锁相环电路的编码对递减计数器进行置位；递减计数器按照提供给数字辅助PLL锁相环电路的置位对振荡频率进行计数；计数计满后的输出状态给窗口上下限设定电路；窗口上下限设定电路按照提供的上下限与递减计数器计数结果比较，从而控制冲放电电路对低通滤波器进行充放电；按照提供给设定初始值部分的一组频率编码，通过充放电电路的控制，使压控振荡器快速振荡到设定频率窗口内，从而使振荡器输出快速锁定在参考频率上。