[发明专利]缓存控制装置、信息处理装置和缓存控制方法

摘要

本发明提供了一种缓存控制装置、信息处理装置和缓存控制方法，其中该缓存控制装置通过监控推测性提取的状态和以下时段，确定是否采用由推测性提取获得的数据，其中推测性提取是在CPU请求的数据是否存储在所述CPU的缓存中变得清楚之前输出的内存提取请求，所述时段是通过对从输出推测性提取到推测性提取到达内存控制器的时段与从完成将数据写入由数据写命令所指定的内存到返回数据写命令的响应的时段进行合计而获得，其中数据写命令是在发出推测性提取之前、针对与所发出的所述推测性提取所针对的地址相同的地址已发出的。

主权项

1. 一种缓存控制装置，包括：推测性提取输出部件，其输出推测性提取，所述推测性提取是在CPU请求的数据是否存储在所述CPU中提供的缓存中变得清楚之前输出的内存提取请求；表，其保留关于所述推测性提取的信息和所述推测性提取的状态；标签信息搜索部件，其在包括关于存储在所述缓存中的数据的一组信息的标签信息中搜索缓存命中信息；状态更新部件，其在所述标签信息搜索部件的搜索完成时，在搜索结果为缓存未命中的情况下，将所述表中的所述推测性提取的状态更新为预定状态；状态更新确定部件，其在获得由从所述推测性提取输出部件输出的推测性提取所获得的数据时，确定保留在所述表中的所述推测性提取的状态是否已在以下时段内由所述状态更新部件更新为所述预定状态，其中所述时段是通过对从输出所述推测性提取到所述推测性提取到达用于控制内存与所述内存外部的设备之间的数据通信的内存控制器的时段与从完成由数据写命令指定的将数据写入内存到返回所述数据写命令的响应的时段进行合计而获得，其中所述数据写命令是在发出所述推测性提取之前、针对与所发出的所述推测性提取所针对的地址相同的地址已发出的；以及数据采用确定部件，其基于所述状态更新确定部件的确定结果来确定是否采用由所述推测性提取输出部件输出的推测性提取所获得的数据。