[发明专利]一种多处理器系统及Cache一致性消息传输方法有效
| 申请号： | 200810119855.0 | 申请日： | 2008-09-12 |
| 公开（公告）号： | CN101430664A | 公开（公告）日： | 2009-05-13 |
| 发明（设计）人： | 郇丹丹;陈云霁;李祖松;高翔;胡伟武 | 申请（专利权）人： | 中国科学院计算技术研究所 |
| 主分类号： | G06F12/08 | 分类号： | G06F12/08;G06F13/38 |
| 代理公司： | 北京泛华伟业知识产权代理有限公司 | 代理人： | 王 勇 |
| 地址： | 100190北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种符合AXI协议的多处理器系统，包括至少两个包含有一级缓存的处理器核，以及至少两个二级缓存，处理器核与二级缓存间通过总线连接；总线包括读地址通道、读数据通道、写地址通道、写数据通道以及写应答通道；通道中的线路根据所传送的内容分为域，通道包括根据所述AXI协议所规定的域；其中，在写地址通道中，还包括用于标识写地址请求的目标ID的AWDID域，以及用于在写操作中传输一级缓存中的缓存块的状态信息的AWSTATE域；在写数据通道中，还包括用于标识写数据请求的目标ID的WDID域；在读地址通道中，还包括用于标识写地址请求的目标ID的ARDID域，以及用于表示读命令的ARCMD域；在读数据通道中，还包括用于表示读状态应答的RSTATE域。 | ||
| 搜索关键词： | 一种 处理器 系统 cache 一致性 消息 传输 方法 | ||
【主权项】：
1、一种符合AXI协议的多处理器系统，包括至少两个包含有一级缓存的处理器核，以及至少两个二级缓存，所述的处理器核与二级缓存间通过总线连接；其特征在于，所述总线包括读地址通道、读数据通道、写地址通道、写数据通道以及写应答通道；所述通道中的线路根据所传送的内容分为域，所述通道包括根据所述AXI协议所规定的域；其中，在所述的写地址通道中，还包括用于标识写地址请求的目标ID的AWDID域，以及用于在写操作中传输一级缓存中的缓存块的状态信息的AWSTATE域；在所述的写数据通道中，还包括用于标识写数据请求的目标ID的WDID域；在所述的读地址通道中，还包括用于标识写地址请求的目标ID的ARDID域，以及用于表示读命令的ARCMD域；在所述的读数据通道中，还包括用于表示读状态应答的RSTATE域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院计算技术研究所，未经中国科学院计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810119855.0/，转载请声明来源钻瓜专利网。
