[发明专利]一种多处理器系统及Cache一致性消息传输方法

说明书

技术领域

本发明涉及微处理器体系结构领域，特别涉及一种多处理器系统及Cache一致性消息传输方法。

背景技术

随着半导体技术的进步，处理器设计者可以利用更多的晶体管资源来实现更高性能的芯片。与此同时，目标工作负载也在不停地变化，从早期以科学计算为主到今天个人桌面应用、服务器事务处理、电子商务应用和各种嵌入式应用并存。在应用需求和半导体工艺水平提升的双重推动下，更高并行度的片上多处理器结构(Chip Multi-Processor，简称CMP)应运而生，并成为目前高性能处理器体系结构发展的最新方向。Cache(高速缓存，简称缓存)一致性协议和互连作为片上多处理器的两大核心技术成为学术界和工业界研究的热点。

处理器设计能力与工艺水平的极大提高，使得采用SoC(System onChip)将微处理器、存储器及各种接口的外围设备等IP(IntellectualProperty，知识产权)核集成在单一芯片上，成为目前处理器设计的趋势和主流。为减少设计风险、缩短设计周期、更集中于应用实现，处理器设计者越来越多地采用IP复用技术。由于片上多处理器包括有多个处理器核和片上Cache，很适合用IP复用技术将处理器核和Cache控制模块等复制成多份，然后用片上总线进行连接。因此，IP复用技术已广泛地应用于片上多处理器的设计中。

在片上多处理器上实现IP复用技术时应当保证Cache一致性，但在现有技术中较为成熟的片上互连总线标准中却不支持对Cache一致性消息的传输。例如，AMBA(Advanced Microcontroller Bus Architecture)总线协议由于拥有庞大的AMBA使用者社区和广泛的使用比率而深受欢迎，而AXI(Advanced Extensible Interface)协议就是基于目前广泛使用的AMBA3.0标准得到的。在标准AXI协议中包括有5个传送通道，分别是：读地址通道、读数据通道、写地址通道、写数据通道和写应答通道。这些通道都只支持数据的传输，却不支持Cache一致性消息的传输。

由于现有总线标准中缺少对Cache一致性消息传输的支持，因此限制了采用此类总线标准的处理器的应用范围。

发明内容

本发明的目的是克服现有的符合AXI协议的处理器不能够传递Cache一致性消息而对处理器应用范围所造成的限制，从而提供一种能够传递Cache一致性消息的多处理器系统。

为了实现上述目的，本发明提供一种符合AXI协议的多处理器系统，包括至少两个包含有一级缓存的处理器核，以及至少两个二级缓存，所述的处理器核与二级缓存间通过总线连接；多处理器系统采用基于目录的一致性协议，在所述的二级缓存中包含有用于存储Cache一致性状态信息的目录；所述总线包括读地址通道、读数据通道、写地址通道、写数据通道以及写应答通道；所述通道中的线路根据所传送的内容分为域，所述通道包括根据所述AXI协议所规定的域；其中，

在所述的写地址通道中，还包括用于标识写地址请求的目标ID的AWDID域，以及用于在写操作中传输一级缓存中的缓存块的状态信息的AWSTATE域；其中，所述的AWSTATE域所传输的一级缓存中的缓存块的状态信息包括EXC CLEAN、EXC DIRTY、SHD和INV状态；

在所述的写数据通道中，还包括用于标识写数据请求的目标ID的WDID域；

在所述的读地址通道中，还包括用于标识读请求的目标ID的ARDID域，以及用于表示读命令的ARCMD域；其中，所述的ARCMD域所传输的读命令包括用于请求读操作的reqread请求、用于请求写操作的reqwrite请求、用于无效一级缓存中的数据但不进行写回操作的reqinv请求、用于向二级缓存写回一级缓存中的数据且将一级缓存中的数据变为共享状态的reqwtbk请求，以及用于向二级缓存写回一级缓存中的数据且无效一级缓存中数据的reqinvwtbk请求；

在所述的读数据通道中，还包括用于表示读状态应答的RSTATE域；其中，所述的RSTATE域所传输的读状态应答包括EXC CLEAN、EXCDIRTY、SHD和INV状态。

上述技术方案中，在所述的总线中，所述读地址通道、读数据通道、写地址通道、写数据通道以及写应答通道中的一个或多个通道还包括有用于标识该通道是否复用的域，具有该域的复用通道在复用状态下传输与其数据流向相同的被复用通道的数据。